

UNIVERSIDAD DE CHILE FACULTAD DE CIENCIAS FÍSICAS Y MATEMÁTICAS DEPARTAMENTO DE INGENIERÍA ELÉCTRICA

CONTROL DE UN FILTRO ACTIVO PARALELO BASADO EN UN CONVERSOR FUENTE DE VOLTAJE DE 4-PIERNAS APLICADO A SISTEMAS DE DISTRIBUCIÓN DE 4-HILOS

TESIS PARA OPTAR AL GRADO DE MAGÍSTER EN CIENCIAS DE LA INGENIERÍA, MENCIÓN ELÉCTRICA

CARLOS JAVIER HERNÁNDEZ CARIMÁN

PROFESOR GUÍA: JESÚS ROBERTO CÁRDENAS DOBSON

MIEMBROS DE LA COMISIÓN: PABLO LEZANA ILLESCA MARCOS ORCHARD CONCHA

> SANTIAGO DE CHILE 2016

RESUMEN DE LA TESIS PARA OPTAR AL GRADO DE MAGÍSTER EN CIENCIAS DE LA INGENIERÍA, MENCIÓN ELÉCTRICA POR: CARLOS JAVIER HERNÁNDEZ CARIMÁN FECHA: 2016 PROF. GUÍA: JESÚS ROBERTO CÁRDENAS DOBSON

CONTROL DE UN FILTRO ACTIVO PARALELO BASADO EN UN CONVERSOR FUENTE DE VOLTAJE DE 4-PIERNAS APLICADO A SISTEMAS DE DISTRIBUCIÓN DE 4-HILOS

El presente proyecto de tesis se centra en la implementación de un filtro activo con el objeto de solucionar algunos de los problemas asociados a la calidad de la energía en un sistema eléctrico trifásico con neutro o red trifásica de 4-hilos. En este tipo de sistemas se conectan típicamente cargas no-lineales, desbalanceadas e incluso monofásicas, produciéndose desbalances y distorsión armónica en las señales. Estas cargas son habituales en sistemas de baja tensión, donde ha aumentado el uso de electrodomésticos y otros sistemas electrónicos que pueden generar armónicos.

Al existir desbalances y distorsión, se producen torques pulsantes en las máquinas, mayores pérdidas en los transformadores, problemas en los sistemas de iluminación, etc. Por estos motivos se deben utilizar filtros y compensadores que permitan la correcta operación del sistema de distribución. En esta tesis se propone el uso de filtros activos basados en electrónica de potencia. Para compensar el desbalance y distorsión se busca implementar filtros activos de conexión paralela a la red, compensando corrientes armónicas y de secuencia negativa definida por una carga no-lineal y/o desbalanceada. Para esto se realiza el control mediante la plataforma dSPACE DS1103 de un conversor trifásico 2L-VSC (*2 Level-Voltage Source Converter*, del inglés) y 4-piernas operando en modo corriente, con lo cual se compensan los armónicos y desbalances en la corriente desde el punto de vista de la red.

Las corrientes de referencias para el sistema de control son obtenidas mediante la novedosa teoría de la potencia conservativa o CPT (*Conservative Power Theory*, del inglés) considerando las condiciones de operación de una microrred ubicada en una comunidad en el norte de Canadá. Además, se obtienen algunos resultados mediante la clásica teoría de las potencias instantáneas o *p-q*. Por otra parte, en una microrred pueden aparecer variaciones considerables en la frecuencia eléctrica, debido a la intermitencia de las fuentes de energía y a las estrategias de control *droop* que se utilizan para compartir carga entre las unidades de generación. Por ello, en este trabajo de investigación se implementa un sistema de controladores resonantes de forma auto-sintonizante de acuerdo a la frecuencia de operación y considerando todas las componentes de secuencia.

Se identifican al menos tres aportes en este trabajo de tesis. El primero es la implementación de un filtro activo operando sobre una red de 4-hilos, estas redes son de interés en la operación de microrredes y redes débiles. La implementación también será la base para futuras investigaciones como, por ejemplo, el estudio de nuevas estrategias de control predictivo en filtros activos. El segundo aporte se refiere a la programación del controlador dSPACE DS1103 para el control de un conversor 2L-VSC y 4-piernas. La tercera y más relevante contribución es la aplicación del algoritmo CPT a un filtro activo de 4-piernas considerando variación de frecuencia en el sistema de distribución. Y más aun considerando el control de las componentes de corriente de secuencia positiva, negativa y cero.

Agradecimientos

A mis padres Yerti y Cesáreo, expresarles mi enorme gratitud por su apoyo en este nuevo desafío académico, ahora en la Universidad de Chile. Muchas gracias por la constante preocupación y en especial por el amor y cariño. A mi hermana Valeria, por su alegría y buenas vibras para lograr este objetivo. A mi hermano Giovanni, con quien he compartido la estadía durante este periodo en Santiago, por su ejemplo de motivación y perseverancia. Y a todos mis familiares que me han apoyado en este proceso.

A mi polola Constanza, por el amor, cariño y felicidad que le da a mi día a día. Por el apoyo y compromiso en mis actividades académicas. También a su familia con quienes he compartido muy buenos momentos durante este tiempo.

A mi profesor guía Roberto Cárdenas, por su gran compromiso en la supervisión de la tesis de magíster. Sin duda, su disposición para resolver inquietudes teóricas y prácticas junto con su constante preocupación por disponer de equipamiento de primer nivel ha llevado a buen término esta investigación. También agradezco a los profesores miembros de la comisión Pablo Lezana y Marcos Orchard, por sus observaciones y comentarios en el documento de tesis.

Agradecer a mis colegas, compañeros y amigos de los laboratorios de Electrónica de Potencia y Microrredes, con los cuales he compartido gratos momentos y me han ayudado cuando lo he requerido. También agradecer a mi amigo Pedro Orellana, con quien he compartido esta etapa de estudios en la Universidad de Chile.

A la Universidad de Concepción, mi alma mater, la cual en mis estudios de Ingeniería Civil Electrónica me entrego sólidos conocimientos para enfrentar esta investigación.

Agradezco el apoyo para el desarrollo de la tesis de magíster a: CONICYT (becario de magíster); Fondequip EQM120111; proyecto FONDECYT no. 1140775 "Design of Robust Predictive Control Strategies for the Operation of Microgrids with High Penetration of Renewable Energy"; proyecto FONDECYT no. 1140337 "Modular Multilevel Converter Technologies for High Power Drives"; Advance Center for Electrical and Electronic Engineering (AC3E); y Departamento de Postgrado y Postítulo de la Vicerrectoría de Asuntos Académicos-Universidad de Chile (ayudas para estadías cortas de investigación en el extranjero).

Tabla de contenido

1.	Introdu	ucción	1
2.	Micron	rredes	3
2.1	Con	cepto de microrred	3
2.2	Prin	cipales condiciones de operación en microrredes	7
2	.2.1	Desbalance	8
2	.2.2	Distorsión	8
2	.2.3	Variación de frecuencia	9
2.3	Disc	cusión	9
3.	Filtro a	activos	10
3.1	Торо	ologías de conexión	10
3.2	Торо	ologías paralelas para sistemas de distribución de 4-hilos	11
3.3	Торо	ología de compensación propuesta	13
4.	Genera	ación de las corrientes de compensación	15
4.1	Teor	ría de las potencias instantáneas (teoría <i>p-q</i>)	15
4.2	Teor	ría de la potencia conservativa (CPT)	19
4.3	Dise	eño del filtro digital	23
5.	Contro	ol de las corrientes de compensación	25
5.1	Dise	no del sistema de control de corriente	
5	.1.1	Controladores resonantes	
5	.1.2	Controlador PI	31
5.2	Dise	no del PLL	32
5.3	Dise	no del regulador de la tensión del enlace <i>dc</i>	
6.	Simula	ación del sistema propuesto	
6.1	Com	pensación de corriente desbalanceada	
6.2	Com	pensación de corriente no-lineal	
7.	Sistem	na experimental	43
7.1	Subs	sistema de potencia	44
7	.1.1	Conversor back-to-back	45
7	.1.2	Fuente de poder programable	49
7	.1.3	Carga programable	52
7.2	Subs	sistema de control	57
7	.2.1	Tarjeta de interfaz transductor/dSPACE	58
7	.2.2	Tarjeta transmisora de señales ópticas	61
7.3	Prog	gramación del dSPACE DS1103	63

7.	4 Prue	ebas preliminares	67
	7.4.1	Disparo de los módulos IGBT	67
	7.4.2	Sincronización conversor-red	68
	7.4.3	Desempeño del control resonante	69
8.	Result	ados experimentales	71
8.	1 Con	npensación de corriente desbalanceada	73
	8.1.1	Respuesta en estado estacionario	74
	8.1.2	Generación de corrientes ocultas cuando la teoría <i>p</i> - <i>q</i> es aplicada	76
	8.1.3	Respuesta ante impacto de carga monofásico	77
	8.1.4	Regulación de la tensión del enlace dc	82
8.	2 Con	npensación de corriente no-lineal	84
	8.2.1	Respuesta en estado estacionario	85
	8.2.2	Análisis espectral de la respuesta en estado estacionario	86
8.	3 Con	npensación de corriente no-lineal desbalanceada	88
	8.3.1	Respuesta en estado estacionario	89
	8.3.2	Análisis espectral de la respuesta en estado estacionario	90
	8.3.3	Separación de las componentes de la corriente de carga usando la teoría CPT	92
8.	4 Con	npensación de corriente no-lineal generada por diodo rectificador	94
	8.4.1	Respuesta en estado estacionario	94
	8.4.2	Análisis espectral de la respuesta en estado estacionario	95
	8.4.3	Respuesta ante impacto de carga monofásico	98
8.	5 Ope	ración considerando variación de frecuencia	99
	8.5.1	Compensación de corriente desbalanceada	100
	8.5.2	Compensación de corriente no-lineal	102
9.	Concl	usiones	105
10.	Biblio	grafía	107
11.	Anexo	DS	113
1	1.1 Ane	xo A: Controlador dSPACE DS1103 y sensores LEM	113
	11.1.1	Plataforma dSPACE DS1103	113
	11.1.2	Transductores de tensión	116
	11.1.3	Transductores de corriente	117
11.2 Anexo B: Programación dSPACE DS1103		xo B: Programación dSPACE DS1103	119
	11.2.1	Encendido/apagado de la plataforma dSPACE	119
	11.2.2	Iniciar interfaz RTI	119
	11.2.3	Generar aplicación en tiempo real	120

11.2.4	Crear experimento en	ControlDesk 3.7.4	.124	4
--------	----------------------	-------------------	------	---

1. Introducción

El trabajo de tesis desarrollado se basa en compensar las corrientes no deseadas desde el punto de vista de una red eléctrica de 4-hilos (microrred), la cual es emulada a través de una fuente de poder programable. Las componentes no deseadas corresponden a las corrientes no-lineales, desbalanceadas y de secuencia cero. Además, la frecuencia eléctrica de la red se considera fluctuante.

Para lograr los objetivos de compensación se considera una topología paralela de filtro activo de 4-piernas, en el cual las corrientes de referencias para el sistema de control corresponden a las corrientes no deseadas. Las corrientes de referencias o de compensación típicamente se calculan mediante, la bien conocida, teoría de las potencias instantáneas o teoría p-q. Sin embargo, esta teoría presenta algunos problemas como la aparición, bajo determinadas condiciones, de corrientes que no están presentes en la carga. Por ello, en esta tesis se propone utilizar un algoritmo relativamente nuevo basado en la teoría de la potencia conservativa (CPT). El algoritmo CPT tiene la ventaja de permitir separar de forma desacoplada las componentes de la corrientes de la potencia se no deseada y no presenta los problemas del algoritmo p-q. Las corrientes de compensación son controladas por medio de controladores resonantes auto-sintonizantes en una estructura paralela.

El desempeño de compensación del filtro activo de 4-piernas basado en el algoritmo CPT es analizado considerando los resultados obtenidos a través del método clásico basado en la teoría *p*-*q*. Para lo cual, se implementa un sistema experimental con flexibilidad para establecer diferentes condiciones de operación en la corriente de carga y en la frecuencia de la red. En particular, se emulan mediante *hardware* (fuentes y cargas programables) las condiciones de operación de una microrred aislada ubicada en una comunidad en el norte de Canadá.

Los objetivos de este trabajo de investigación son los que se describen a continuación.

- Establecer una estrategia novedosa para la generación de la corriente de compensación y evaluar su desempeño con respecto a la clásica teoría *p*-*q*.
- Simular las estrategias de generación de la corriente de compensación mediante el *software* PLECS.
- Diseñar un sistema de controladores resonantes en paralelo considerando en cada fase las componentes principales que aparecen en la emulación de las condiciones de carga, las cuales son la componente *dc*, fundamental, 2^{da}, 3^{ra}, 4^{ta}, 5^{ta}, 6^{ta} y 7^{ma} armónica de corriente.
- Implementar un algoritmo para el funcionamiento del conversor 2L-VSC y 4-piernas mediante el controlador dSPACE DS1103.
- Diseñar *hardware* para las interfaces de entrada/salida del controlador dSPACE DS1103 y las protecciones por sobrecorriente/sobretensión.
- Implementar un sistema experimental de potencia basado en un conversor 2L-VSC y 4piernas con capacidad de conexión a la red y protecciones ante fallas.

- Probar el desempeño del sistema experimental bajo las condiciones de operación de carga no-lineal y/o desbalanceada, impacto de carga monofásico y variación de frecuencia.

La estructura de este trabajo de tesis se describe a continuación.

En el capítulo 2 se define el concepto de microrred y se describen las principales condiciones de operación que típicamente se dan en este contexto.

En el capítulo 3 se presentan los conceptos relacionados con filtros activos. Se abordan las topologías de conexión, las topologías para sistemas de distribución de 4-hilos y la topología propuesta en este trabajo de tesis.

En el capítulo 4 se discuten las teorías p-q y CPT. Además, se presenta el diseño del filtro digital necesario para la implementación de las mismas.

En el capítulo 5 se presenta el diseño de los controladores asociados a esta aplicación, siendo el foco el sistema de control auto-sintonizante para las corrientes de compensación.

En el capítulo 6 se presenta una breve simulación de la generación de las corrientes de compensación tanto para la teoría p-q como CPT. Se consideran las condiciones de corriente de carga desbalanceada y no-lineal.

En el capítulo 7 se discute el diseño e implementación del sistema experimental. Se presentan aspectos relacionados con los dispositivos potencia, dispositivos de control y diseños de *hardware* realizados. Se explica la programación de la plataforma dSPACE DS1103 y se presentan algunas pruebas de verificación del funcionamiento del conversor de 4-piernas.

En el capítulo 8 se muestran los resultados experimentales obtenidos bajo distintas condiciones de operación. Se exponen resultados de compensación considerando cargas lineales/no-lineales desbalanceadas y no-lineales a frecuencia fija. Mientras que en la operación a frecuencia variable se consideran cargas lineales desbalanceadas y no-lineales. Además, en algunas pruebas se verifica el desempeño de la compensación ante un impacto de carga monofásico.

Finalmente, en el capítulo 9 se presentan las principales conclusiones del trabajo de investigación realizado durante el desarrollo de esta tesis de magíster.

2. Microrredes

En la actualidad existe un cambio de paradigma en los sistemas de distribución de potencia, los cuales están migrando de la estructura centralizada a la estructura distribuida donde se incluyen microrredes y redes inteligentes. Las redes actuales de distribución eléctrica operan a veces próximas a su máxima capacidad y deben adaptarse a frecuentes cambios para afrontar retos medioambientales y mejorar su confiabilidad y sostenibilidad. El sistema eléctrico tradicional se ha basado en la gestionabilidad que permite la energía almacenada por la propia naturaleza durante años en combustibles fósiles. La transición a un nuevo modelo energético está sujeta a la superación de ciertas barreras tecnológicas debidas a la aleatoriedad propia de las fuentes de generación renovable [1]. Un generador distribuido o DG (*Distributed Generator*, del inglés), como fotovoltaico, eólico y geotérmico es una solución al crecimiento de la demanda de energía eléctrica y la limitación causada por el calentamiento global y la escasez de combustibles fósiles. Sin embargo, los sistemas de potencia se han encontrado con muchos problemas, tales como el aumento de la complejidad y el cambio en las normas de protección causadas por el incremento de los generados distribuidos. Para superar estos problemas se introdujo el concepto de microrred [2].

Por otra parte, el Banco Mundial estima que 1200 millones de personas en todo el mundo no tienen acceso a la electricidad y que la interconexión con la red eléctrica existente no es factible dentro de los próximos 5 a 10 años. La mayor parte de esta población (93%) se encuentra en África (587 millones) y Asia (675 millones), mientras que la parte restante (7%) vive en América Latina (31 millones), Medio Oriente (21 millones), y los países desarrollados. La IEA (*International Energy Agency*, del inglés) estima que para el año 2030, 400 millones de personas más pueden acceder a la electricidad mediante la ampliación de las redes nacionales existentes, mientras que los restantes 950 millones pueden potencialmente ser electrificados principalmente mediante sistemas de microrredes aisladas [3].

A continuación se aborda el concepto de microrred y las condiciones bajo las cuales operan usualmente.

2.1 Concepto de microrred

El concepto de microrred fue introducido por R.H. Lasseter en el año 2002 [4] y básicamente se define como un grupo de cargas y micro-fuentes que operan como un único sistema controlable para suministrar energía de forma local, tal como se ilustra en la Figura 2.1.



Una definición más amplia del concepto de microrred es la dada en [5], en donde se señala que las microrredes consisten en una interconexión de fuentes de energía distribuida, tales como micro-turbinas, turbinas eólicas, celdas de combustibles y sistemas PV (*Photovoltaic*, del inglés) integradas con dispositivos de almacenamiento, tales como baterías, volantes de inercia y supercapacitores en sistemas de distribución de baja tensión. Se pueden considerar como la estructura básica para las nuevas redes eléctricas denominadas redes inteligentes (*Smart Grids* en inglés). En este mismo sentido, el consorcio CERTS (*Consortium for Electric Reliability Technology Solutions*, del inglés) ha definido una microrred como un conjunto interconectado de recursos energéticos distribuidos, sistemas de almacenamiento de energía y cargas que pueden operar en paralelo con una red o de forma aislada [6].

A continuación se entrega una breve descripción de los dos tipos de microrredes que existen: microrred conectada a la red (*grid-connected microgrid* en inglés) y microrred aislada (*stand-alone microgrid* en inglés). La microrred conectada a la red puede operar también en modo aislado. La eficiente operación es el tema de control clave en el modo conectado a la red, y el control de la tensión y frecuencia es lo principal en el modo aislado cuando la microrred se desconecta desde la red principal ante una condición anormal. En el caso de la microrred aislada ésta siempre opera en esta condición debido a que usualmente son instaladas en zonas remotas, tales como montañas o islas sin acceso a la red de energía principal [2]. En el modo conectado a la red, el déficit de energía puede ser suministrado por la red principal y el exceso de energía generado en la microrred puede ser negociado con la red principal y puede proporcionar servicios auxiliares. En el modo de operación aislado la potencia activa y reactiva generada dentro de la microrred, incluyendo la transferencia de energía temporal desde/hacia las unidades de almacenamiento, debe estar en equilibrio con la demanda de las cargas locales [7].

En la literatura podemos encontrar numerosas implementaciones de bancos de pruebas de microrredes con fines de investigación y en menor medida casos de microrredes operando en localidades remotas.

Los bancos de pruebas se encuentran en universidades y centros de investigación [8]–[10], en donde en la mayoría de los casos se utiliza el concepto de HIL (*Hardware-in the-Loop*, del inglés) [11] para emular las fuentes de generación de energía.

Con respecto a las implementaciones en localidades remotas destacan los casos en el norte de Canadá. En este extenso país aproximadamente 200 mil personas viven en 280 comunidades que no tienen conexión a la red de electricidad de Norte América [3]. En estas comunidades se utilizan principalmente generadores diésel en la matriz energética, aunque existen otras que se basan en generadores hídricos. Desde el punto de vista eléctrico la mayoría de estas comunidades representan microrredes aisladas (capacidad instalada menor a 5 [MW]). Entre ellas destaca la microrred de la comunidad *Kasabonika Lake First Nation* [3], [12], [13]. La comunidad tiene 914 habitantes y está situada a unos 500 [km] al norte de Thunder Bay en la Región de Ontario, Canadá. Las fuentes de generación de la microrred son: tres generadores diésel de 0,4 [MW], 0,6 [MW] y 1 [MW] cada uno; una turbina eólica Bergey de 3x10 [kW]; una turbina eólica Wenvor de 30 [kW]; y un generador fotovoltaico de 10 [kW]. La Figura 2.2 corresponde al diagrama unifilar del sistema de energía de la microrred de la comunidad *Kasabonika Lake First Nation*.



Figura 2.2. Diagrama unifilar de la microrred de la comunidad Kasabonika Lake First Nation, Canadá.

También cabe destacar que en octubre del año 2000 se inauguró la primera microrred en Chile, la cual se implementó en la Isla Tac en el Archipiélago de Chiloé, Región de Los Lagos. Esta microrred fue desarrollada por la empresa Wireless Energy y consiste en un sistema de generación híbrida eólico-diésel [14]. La microrred se enmarca en un proyecto de electrificación rural bajo la cooperación del Departamento de Energía de Estados Unidos (DOE) y la Comisión Nacional de Energía (CNE). El sistema está compuesto por dos turbinas Bergey Windpower Excel-R de 7,5 [kW] c/u y un equipo diésel de 17,5 [kVA]. Además, cuenta con dos arreglos en paralelo de baterías SEC 6-M100-17 de 48 [V] y una capacidad de almacenamiento nominal de 100,6 [kWh]. En la Figura 2.3 se ilustra el diagrama del sistema de potencia de la microrred de la Isla Tac.



Figura 2.3. Diagrama del sistema de potencia de la microrred de la Isla Tac, Chile [14].

Otro ejemplo se da en la localidad de Huatacondo ubicada en el Desierto de Atacama en el norte de Chile, en donde se encuentra en operación una microrred aislada. Esta microrred surgió como una solución para abastecer de energía eléctrica a dicha localidad las 24 horas del día, la cual inicialmente sólo contaba con 10 horas/día de electricidad suministrada mediante un generador diésel [15], [16]. Tal como se indica en el esquema de la Figura 2.4, la microrred está formada por dos módulos de generación fotovoltaica de 22,68 [kW] y 1,75 [kW] cada uno, un generador eólico de 2x2,5 [kW], un generador diésel de 150 [kVA] y un banco de baterías de 40 [kW]/170 [kWh]. Las cargas de la microrred corresponden a la demanda de los hogares y una bomba de agua [17], [18].



Figura 2.4. Esquemático de la microrred de Huatacondo, Chile [17].

Por otra parte, el paradigma de las microrredes puede permitir la integración masiva de la generación distribuida (especialmente la renovable), ya que los problemas pueden resolverse de forma descentralizada, reduciendo la necesidad de una coordinación centralizada que sería extremadamente compleja [1]. Las instalaciones de microrredes y la integración en sistemas de distribución de baja tensión aumentarán significativamente en el futuro. En consecuencia los sistemas de distribución tendrán características diferentes a los actuales sistemas de distribución [5]. Más concretamente, el creciente interés en la integración de fuentes de energía renovables intermitentes en microrredes presenta grandes desafíos desde el punto de vista de la operación y el control fiable [7], siendo las energías intermitentes mayormente utilizadas la eólica y fotovoltaica. Mientras que las formas tradicionales de producción energética, controlables desde el origen, permiten ajustar la producción a la demanda, la implantación de las nuevas tecnologías basadas en recursos renovables con ciclos fluctuantes obliga a proporcionar nuevas soluciones a problemas nunca antes planteados. La adopción masiva de las energías renovables plantea por tanto nuevos retos tecnológicos, ya que su inherente intermitencia asociada a la climatología las hace difícilmente gestionables [1].

2.2 Principales condiciones de operación en microrredes

Como ya se ha mencionado, una microrred puede ser implementada como un sistema de distribución de potencia de baja tensión [2], [4], [5]. Por lo tanto, la microrred debe tener la capacidad de alimentar cargas monofásicas lineales y no-lineales usando topologías trifásicas de 4-hilos [19], lo cual implica condiciones de desbalance y contenido armónico en la red de distribución. En la Figura 2.5-a se ilustra la forma de onda de corriente que idealmente se desea en un sistema de distribución. No obstante, las condiciones que típicamente se encuentran son las mostradas en la Figura 2.5-b y Figura 2.5-c [20].



a) lineal balanceada; b) lineal desbalanceada; c) no-lineal desbalanceada.

Por otra parte, la frecuencia eléctrica de la microrred podría sufrir variaciones debido, por ejemplo, a la intermitencia de las fuentes de generación [21] o variaciones debido a la estrategia de control *droop* típicamente utilizada para compartir potencia activa y reactiva entre las unidades de generación [22], [23]. A continuación se revisan las principales causas y efectos de los desbalances, armónicas y variación de frecuencia en una microrred.

2.2.1 Desbalance

Los desbalances se producen debido a la conexión de cargas monofásicas en el sistema de distribución y de acuerdo con [24], la fracción total de cargas desequilibradas aumentará en el futuro con la propagación de los vehículos eléctricos híbridos, baterías en vehículos eléctricos, bombas de calor, etc. Las cargas desequilibradas producen componentes de secuencia negativa y cero en las señales de corriente y tensión. En este contexto, algunos problemas bien conocidos relacionados con el desbalance en la carga podrían aparecer [25]. Por ejemplo, las componentes de secuencia negativa producen oscilaciones en el torque de máquinas de inducción y generadores síncronos. Esto a su vez genera estrés mecánico que reduce la eficiencia y la vida útil de estas máquinas [24], [26]. Otros efectos de los desequilibrios son el calentamiento en máquinas y convertidores de potencia y la reducción de la carga de los generadores síncronos convencionales [26].

En el caso particular de las microrredes en el norte de Canadá, en algunas comunidades durante condiciones de carga ligera, el sistema de distribución trifásico puede llegar a un desequilibrio del 10 [%] o más. Esta situación puede conducir a fallos prematuros en el generador debido a las vibraciones mecánicas [3].

Por otra parte, la corriente de secuencia cero que fluye a través del cable neutro puede producir algunos problemas adicionales. Por ejemplo, la sobrecarga del conductor neutro y el mal funcionamiento de los equipos electrónicos sensibles debido a que la tensión de tierra podría ser fluctuante si la corriente que fluye a través del cable neutro es grande y/o la impedancia de la conexión de neutro tiene una magnitud relativamente grande [25], [27].

2.2.2 Distorsión

La carga conectada a una microrred de 4-hilos podría ser no-lineal [27], [28]; es decir, computadoras, lámparas fluorescentes, electrodomésticos, cargadores de baterías, etc. Estos tipos de cargas generan corrientes distorsionadas en el sistema de distribución. En particular pueden producir componentes de secuencia cero en la corriente (tercera armónica o múltiplos de 3) que fluyen a través del conductor neutro [25], [27]. Los armónicos y/o desequilibrios disminuyen la capacidad de manejo de carga de las fuentes de energía conectadas a la red afectando la estabilidad de la microrred [26], [29]. Para cuantificar la distorsión armónica existe el índice THD (*Total Harmonic Distortion*, del inglés), el cual se define matemáticamente mediante (2.1).

$$THD_{X_j} = \sqrt{\frac{\sum_{h=2}^{\infty} X_{j,h}^2}{X_{j,1}^2}}$$
(2.1)

Donde $X_{j,h}$ es el valor RMS (*Root Mean Square*, del inglés) de la *h*-ésima armónica de la fase *j*, con *j* = {*a*, *b*, *c*}.

2.2.3 Variación de frecuencia

Como ya se ha mencionado, en una microrred las fuentes de generación pueden ser intermitentes, energía solar y eólica, y normalmente se emplea control *droop f-P* para regular la frecuencia de operación. Por lo tanto, se espera alguna variación en la frecuencia fundamental de la microrred. Por ejemplo, en [21] se presenta la respuesta de la frecuencia en un generador eólico ante fluctuaciones en el viento y en [30] se ilustra la variación en la frecuencia debido a la estrategia de control *droop f-P*. Estas variaciones de frecuencia pueden afectar el desempeño del sistema de control.

2.3 Discusión

Al existir desbalance y distorsión en las cargas de la microrred se producen torques pulsantes en las máquinas, mayores pérdidas en los transformadores, problemas en los sistemas de iluminación, etc. Y en particular en los sistemas de distribución de baja tensión el desbalance y/o distorsión puede originar corrientes de secuencia cero circulando por el conductor neutro. Por estos motivos se deben utilizar filtros y compensadores que permitan la correcta operación del sistema de distribución ante estas condiciones no deseadas. Estos filtros y compensadores deben considerar en la estrategia de control digital la variación en la frecuencia de la red. En esta tesis se propone el uso de filtros activos basados en electrónica de potencia para compensar las corrientes no deseadas en el sistema de distribución.

3. Filtro activos

La forma estándar de compensar potencia reactiva y eliminar armónicos de corriente es utilizando filtros pasivos. Sin embargo, este tipo de solución presenta problemas tales como el mayor tamaño físico, posibilidad de resonancia con la impedancia de línea, pérdida de sintonía con el paso del tiempo, entre otros [31]. Con el objeto de superar estas limitaciones, varias soluciones han sido propuestas en la literatura para compensar de forma dinámica potencia reactiva, desbalance y distorsión armónica [32]–[34]. Entre ellas los filtros activos de potencia o APFs (*Active Power Filters*, del inglés) son considerados topologías apropiadas para compensar estas componentes no deseadas. La literatura abarca un amplio rango de temas relacionados, como el diseño de los componentes pasivos [4], [8], los objetivos de compensación [2], [5], las topologías de conexión en serie y/o paralelo [4], etc. La arquitectura de un filtro activo de potencia se basa típicamente en un conversor estático dc/ac, un elemento almacenador de energía y un filtro de salida.

En este capítulo se presentan los conceptos generales sobre filtros activos, abarcando las diferentes topologías de conexión, las principales topologías paralelas para sistemas de distribución de 4-hilos y la topología propuesta en este trabajo de investigación.

3.1 Topologías de conexión

En [35], [36] se entrega una clasificación de las distintas topologías de conexión que existen en relación a los APFs. En la Figura 3.1 se ejemplifican las principales topologías de conexión, siendo estas las topologías paralela, serie y serie/paralela. Cabe mencionar que existen otras topologías en las cuales se agregan filtros pasivos, siendo estas denominadas topologías híbridas.





La topología paralela es la más ampliamente utilizada para eliminar armónicos de corriente, compensar potencia reactiva y balancear corrientes (ver Figura 3.1-a). Los filtros activos paralelos tienen la ventaja de entregar únicamente la corriente de compensación, además de una pequeña cantidad de corriente fundamental activa suministrada para compensar las pérdidas del sistema.

La topología serie, presentada en la Figura 3.1-b, se utiliza para compensar caídas de tensión y eliminar componentes armónicas de tensión principalmente. Esta topología es menos común que la topología paralela, lo cual responde al inconveniente principal de que debe manejar corrientes de carga más altas. Lo anterior aumenta la capacidad nominal de corriente de forma considerable que debe soportar en comparación con la topología paralela, especialmente en el lado secundario del transformador de acoplamiento (aumentando las pérdidas I²R y el tamaño físico del filtro). La principal ventaja de la topología serie sobre la paralela es que es ideal para la eliminación de armónicos de tensión y para balancear tensiones.

En la Figura 3.1-c se ilustra la topología serie/paralela, la cual busca integrar las ventajas tanto de la topología serie como paralela. No obstante, la aplicación de esta topología es limitada debido a la complejidad en el sistema de control y el mayor costo económico.

La topología de conexión de interés en esta aplicación es la paralela. El principio de funcionamiento básico en esta topología es la siguiente: a partir del conocimiento en tiempo real de los valores de las corrientes no deseadas (desbalances y armónicos), el APF paralelo permite eliminar dichas corrientes desde el punto de vista de la red. En otras palabras el APF suministra las corrientes no deseadas, permitiendo de esta forma obtener una corriente sinusoidal y balanceada en la red de distribución. Para ello, existen varios algoritmos que permiten obtener las corrientes de compensación que debe inyectar el filtro activo a través de alguna estrategia de control digital.

Considerando que en esta aplicación el APF está enfocado a un sistema de distribución de baja tensión (microrred), se requiere de un grado de libertad adicional en la topología con el objeto de controlar la secuencia cero. Por ello, a continuación se introducen las principales topologías paralelas que existen para redes de distribución de 4-hilos.

3.2 Topologías paralelas para sistemas de distribución de 4-hilos

Típicamente los filtros activos se basan en conversores estáticos de 3-piernas, ya que se aplican usualmente en redes industriales donde las cargas son principalmente trifásicas sin neutro. Sin embargo, en las redes de distribución de baja tensión se deben considerar topologías que permitan operar en líneas de 4-hilos. En general las topologías de APFs de 4-polos permiten mitigar los problemas causados por el exceso de corriente en el neutro, armónicos, potencia reactiva y desbalance. Dentro de las topologías para sistemas de distribución de 4-hilos podemos encontrar tres configuraciones principales. La primera es la configuración mostrada en la Figura 3.2-a, donde se utiliza el punto medio de los condensadores del enlace dc para formar el polo de conducción de la corriente neutral (*split-capacitor* en inglés). Esta configuración es empleada en rangos pequeños de potencia. Una de las desventajas de esta topología es que toda la corriente neutral fluye a través de los condensadores del enlace dc, los cuales deben ser de un valor elevado

[35]. Además, la corriente de secuencia cero que fluye por el punto medio del enlace *dc* origina tensiones desiguales en los condensadores [37].



Figura 3.2. Topologías paralelas de APFs para sistemas de distribución de 4-hilos [35]: **a**) división del enlace *dc* (*split-capacitor*); **b**) conversor de 4-piernas; **c**) puente completo.

La segunda topología es la que ilustra en la Figura 3.2-b, en la cual se utiliza una cuarta pierna en el conversor para formar el polo de conducción de la corriente de secuencia cero [35]. Esta topología ofrece una mejor capacidad de control, pero requiere más dispositivos semiconductores que la primera configuración (*split-capacitor*). Además, requiere un controlador más complejo para manejar las cuatro piernas [38]. La tercera configuración es la presentada en la Figura 3.2-c, la cual consiste en tres puentes completos (*full-bridges* en inglés). Esta configuración permite un filtro de salida más pequeño, pero requiere un número alto de dispositivos semiconductores y necesita transformadores de aislación [38].

Por otra parte, la fuente de alimentación del conversor estático del APF puede ser una fuente de tensión o una fuente de corriente. El conversor fuente de tensión es conocido como VSC (*Voltage Source Converter*, del inglés) y el de corriente como CSC (*Current Source Converter*, del inglés). Un filtro activo basado en un conversor VSC resulta de menor peso, más económico y expandible a versiones multinivel que un filtro activo basado en un conversor CSC [35]. Por otra lado, el conversor estático más ampliamente utilizado corresponde a la topología de 2 niveles [2], [5]. También existe la opción de utilizar conversores multiniveles como, por ejemplo, el conversor NPC (*Neutral-Point Diode-Clamped*, del inglés) [39], [40].

3.3 Topología de compensación propuesta

En la Figura 3.3 se presenta la topología de compensación propuesta en este trabajo de investigación.



Figura 3.3. Topología de compensación basada en conversor de 4-piernas.

En el lado izquierdo se encuentra representada la microrred mediante una fuente de poder de 4hilos. En el punto de acoplamiento común o PCC (*Point of Common Coupling*, del inglés) se conecta de forma paralela el APF de 4-piernas y la carga lineal/no-lineal desbalanceada asumiendo una red de 4-hilos. Las corrientes suministradas por la fuente de poder y el compensador están etiquetadas a través de los superíndices "s" (source en inglés) y "c" (compensator en inglés) respectivamente. Mientras que la corriente demandada por la carga es etiquetada mediante el superíndice "L" (load en inglés).

La fuente de alimentación de 4-hilos corresponde a una fuente de poder programable, mediante la cual se define la tensión de operación y perfil de frecuencia para las pruebas experimentales. Por su parte, las condiciones de operación en la corriente de carga se definen mediante una carga programable (también se utilizan cargas discretas en algunas pruebas). Los detalles de la fuente de poder y carga programable se entregan en el Capítulo 7.

El APF que se utiliza en esta aplicación se basa en un conversor VSC de 4-piernas y corresponde a una topología de 2 niveles basada en el Transistor Bipolar de Compuerta Aislada o IGBT (Insulated Gate Bipolar Transistor, del inglés). La fuente de tensión del conversor suministra la energía eléctrica necesaria para inyectar las corrientes de compensación mediante la técnica de modulación por ancho de pulso o PWM (*Pulse Width Modulation*, del inglés). En esta aplicación la fuente de tensión se compone de un rectificador trifásico no controlado en conjunto con el condensador del enlace *dc*. Sin embargo, el condensador del enlace *dc* puede estar flotando, es decir, sin una fuente de energía eléctrica conectada de forma directa. En este caso el conversor de 4-piernas debe suministrar una componente de corriente activa balanceada para mantener cargado el condensador del enlace *dc* [41]. A la salida del conversor de 4-piernas se conecta un filtro pasa bajo que se utiliza como interfaz entre la tensión PWM de salida del conversor y la tensión de la red de distribución (fuente de poder programable). El filtro pasa bajo permite reducir la inyección de componentes de tensión y de corriente de alta frecuencia generadas por la conmutación de los dispositivos semiconductores. En esta aplicación por simplicidad se optó por un filtro pasa bajo inductivo (filtro L) como interfaz entre las tensiones del conversor y de la red. Cabe mencionar que mediante un filtro LCL se obtiene una mayor atenuación, pero normalmente presenta problemas de resonancia [42].

Para lograr los objetivos de compensación desde el punto de vista del control digital se requiere la implementación de los siguientes bloques funcionales.

- i) Generación de las corrientes de compensación. Obtiene las referencias de corrientes que debe sintetizar el conversor de 4-piernas con el objeto de eliminar las componentes de corrientes no deseadas en el lado red. En esta aplicación se utilizan dos algoritmos basados en teorías de potencias, la teoría p-q y CPT.
- ii) Control de las corrientes de compensación. Se encarga de regular las referencias de corrientes generadas en i). El control de corriente se lleva a cabo mediante la estrategia de control resonante.
- iii) **Regulación de la tensión del enlace** *dc*. Permite compensar las pérdidas del sistema cuando el condensador del enlace *dc* se encuentra flotando. Se utiliza la estrategia de control PI (*Proportional Integral*, del inglés).

4. Generación de las corrientes de compensación

El desempeño de un APF es altamente dependiente de la estrategia de generación de las corrientes de compensación aplicada. Dentro de las estrategias para estos objetivos podemos encontrar algoritmos definidos en el dominio del tiempo y otros definidos en el dominio de la frecuencia [43]. Estos últimos se basan en series de Fourier y no son adecuados para implementaciones en tiempo real [36], [44]. La mayoría de los APFs reportados en la literatura se basan en un algoritmo definido en dominio del tiempo, en el cual usualmente se utiliza una teoría de potencia. La estrategia más difundida en el dominio del tiempo es la teoría de las potencias instantáneas, también conocida como teoría p-q, o alguna variante de la misma [41], [45], [46]. No obstante, una de las desventajas reportadas de estas metodologías es la sensibilidad a la distorsión en las señales y la generación de componentes de corrientes no deseadas en algunas condiciones de operación, conocidas como corrientes ocultas (hidden currents en inglés) [41], [47]. Por otra parte, existe una teoría más reciente denominada teoría de la potencia conservativa o CPT (Conservative Power Theory, del inglés) [48], [49]. Esta teoría ofrece una metodología intuitiva y simple para el diseño del algoritmo de compensación y del sistema de control en APFs. La CPT no presenta los problemas anteriormente mencionados de la teoría p-q. Además, tiene la ventaja de permitir separar la corriente no deseada en varias componentes de corrientes desacopladas [50], [51].

En esta aplicación se utiliza tanto la teoría p-q como CPT para generar las corrientes de compensación. Lo que se busca es evaluar el desempeño de la teoría CPT tomando como base los resultados de la teoría p-q. Ambos algoritmos requieren de filtros digitales para su implementación. La teoría p-q utiliza filtros digitales para obtener los términos oscilante y constante de las potencias. Por su parte, la CPT requiere de filtros digitales para obtener el valor RMS de las tensiones y el valor medio de la potencia y energía reactiva.

A continuación se entregan mayores detalles y la formulación matemática de ambas teorías. Además, se presenta el diseño del filtro digital utilizado en la implementación.

4.1 Teoría de las potencias instantáneas (teoría p-q)

La teoría p-q fue desarrolla por Akagi, Kanazawa y Nabae en 1983 [41]. Está definida en el dominio del tiempo, no impone restricciones en las formas de ondas de tensión y corriente, es válida tanto en estado transiente como estacionario y puede ser aplicada a un sistema trifásico con o sin neutro. Tal como se explica en [41], la teoría p-q se basa en la transformada de *Clarke* (4.1), la cual mapea una señal eléctrica trifásica desde el sistema de coordenadas *a*-*b*-*c* a un sistema de coordenadas estacionario de tres ejes ortogonales, denominado $\alpha\beta$ 0.

$$\begin{bmatrix} x_{0} \\ x_{\alpha} \\ x_{\beta} \end{bmatrix} = \underbrace{\sqrt{\frac{2}{3}} \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix}}_{T} \begin{bmatrix} x_{a} \\ x_{b} \\ x_{c} \end{bmatrix}$$
(4.1)

La transformada inversa de *Clarke* está dada por (4.2).

$$\begin{bmatrix} x_a \\ x_b \\ x_c \end{bmatrix} = \underbrace{\sqrt{\frac{2}{3}} \begin{bmatrix} \frac{1}{\sqrt{2}} & 1 & 0 \\ \frac{1}{\sqrt{2}} & -\frac{1}{2} & \frac{\sqrt{3}}{2} \\ \frac{1}{\sqrt{2}} & -\frac{1}{2} & -\frac{\sqrt{3}}{2} \\ \frac{1}{\sqrt{2}} & -\frac{1}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix}}_{T^{-1}}$$
(4.2)

La transformada de *Clarke* permite separar la componente de secuencia cero desde las componentes de fase *a-b-c*. Las componentes α y β son ortogonales y la componente α es paralela al eje *a*. La transformada de *Clarke* y su inversa dadas por (4.1) y (4.2) respectivamente corresponden a la versión normalizada, las cuales tienen la propiedad de ser invariante en la potencia.

Para un sistema trifásico con neutro se definen las potencias instantáneas a partir de las tensiones de fase y corrientes de línea en el sistema de coordenadas $\alpha\beta$ 0 como:

$$\begin{bmatrix} p_0 \\ q \\ p \end{bmatrix} = \begin{bmatrix} v_0 & 0 & 0 \\ 0 & v_\alpha & v_\beta \\ 0 & v_\beta & -v_\alpha \end{bmatrix} \begin{bmatrix} i_0 \\ i_\alpha \\ i_\beta \end{bmatrix}$$
(4.3)

donde,

 p_0 : es la potencia instantánea de secuencia cero,

p : es la potencia instantánea real,

q : es la potencia instantánea imaginaria.

La potencia p_0 existe sólo en un sistema trifásico con neutro y representa la energía por unidad de tiempo que fluye entre la fuente y la carga usando el conductor neutro. La potencia p corresponde a la energía por unidad de tiempo que fluye entre la fuente y la carga a través de las fases *a-b-c*. La potencia q es la energía por unidad de tiempo intercambiada entre las fases *a-b-c* y no contribuye a la transferencia de energía entre la fuente y la carga.

Para un sistema trifásico (con o sin neutro) en estado transitorio o estacionario, la potencia instantánea activa trifásica $p_{3\phi}$ describe la energía total por unidad de tiempo que fluye entre dos subsistemas y está definida por (4.4).

$$p_{3\phi} = v_a i_a + v_b i_b + v_c i_c = v_\alpha i_\alpha + v_\beta i_\beta + v_0 i_0 = p + p_0$$
(4.4)

En un sistema de potencia con secuencia positiva, negativa y cero, la potencia de secuencia cero está formada por una componente constante y otra oscilatoria, las cuales siempre están acopladas. Las secuencias positiva y negativa en tensión y corriente pueden contribuir a la potencia constante real e imaginaria, y debido a los productos cruzados entre tensiones y corrientes de distinta secuencia se producen componentes oscilantes. Por lo anterior, pueden existir

componentes oscilantes de potencia real e imaginaria en circuitos sin componentes armónicas. Así las potencias instantáneas se componen de un término de potencia constante y otro de potencia pulsante:

$$p_{0} = \bar{p}_{0} + \tilde{p}_{0},$$

$$p = \bar{p} + \tilde{p},$$
(4.5)
(4.6)

$$q = \bar{q} + \tilde{q}. \tag{4.7}$$

Donde,

- $\bar{p}_0, \bar{p} \neq \bar{q}$: son las potencias instantáneas constantes de secuencia cero, real e imaginaria respectivamente,
- $\tilde{p}_0, \tilde{p} \neq \tilde{q}$: son las potencias instantáneas oscilantes de secuencia cero, real e imaginaria respectivamente.

Bajo condiciones ideales de tensión en la red, mediante la compensación de la potencia real oscilante, la potencia imaginaria y la corriente de secuencia cero se logran corrientes balanceadas y sinusoidales, cero corriente en el neutro y potencia activa constante en el lado red. Si la fuente de tensión es desbalanceada y/o no-sinusoidal, no es posible asegurar simultáneamente potencia activa constante y corrientes sinusoidales y balanceadas. Luego, en la teoría p-q existen dos estrategias de compensación: una para asegurar potencia activa constante o CSP (*Constant Source Power*, del inglés) y otra para asegurar corrientes sinusoidales y balanceadas o SCC (*Sinusoidal Source Current*, del inglés).

En la estrategia CSP se compensa la potencia real oscilante y la potencia imaginaria, asegurando una potencia activa constante en el lado red. Además, se compensa la corriente de secuencia cero para obtener cero flujo de corriente por el neutro en el lado red. Y si la tensión de red tiene una componente de secuencia cero, se debe tomar en cuenta la potencia de secuencia cero para lograr el balance de potencia en el compensador. De lo anterior, si la tensión en la red es balanceada se puede obtener potencia activa constante y corrientes sinusoidales balanceadas en el lado red, en caso contrario sólo se puede obtener potencia activa constante.

La estrategia SCC consiste en obtener la secuencia positiva de la tensión de red mediante un adecuado PLL (*Phase Locked Loop*, del inglés). Luego, mediante la tensión de secuencia positiva y la corriente en la carga se calcula la corriente de compensación.

La ecuación (4.8) corresponde al cálculo de las corrientes de compensación en coordenadas $\alpha\beta 0$ para el caso general donde se consideran corrientes y tensiones desbalanceadas.

$$\begin{bmatrix} i_{\alpha} \\ i_{\beta} \\ i_{0} \end{bmatrix} = \frac{1}{v_{\alpha}^{2} + v_{\beta}^{2}} \begin{bmatrix} v_{\alpha} & v_{\beta} & 0 \\ v_{\beta} & -v_{\alpha} & 0 \\ 0 & 0 & v_{\alpha}^{2} + v_{\beta}^{2} \end{bmatrix} \begin{bmatrix} -\tilde{p} + \bar{p}_{0} \\ -q \\ -i_{0} \end{bmatrix}$$
(4.8)

Por otra parte, el fenómeno de las corrientes ocultas (*hidden currents*), mencionado al inicio de este capítulo, ocurre cuando la potencia real oscilante (\tilde{p}) y la potencia imaginaria oscilante (\tilde{q}) se compensan de forma desigual, con lo cual los algoritmos de filtrado pueden introducir algunos armónicos que no están presentes en la corriente de carga original. Por ejemplo, para el caso de

una corriente de carga sinusoidal desbalanceada y asumiendo una tensión sinusoidal balanceada, la teoría p-q podría generar un 3^{er} armónico de corriente como referencia para el compensador. Lo anterior representa una desventaja para la teoría p-q, ya que el 3^{er} armónico de corriente no es una componente de la corriente de carga.

En la Figura 4.1 se ilustra el esquema usado en esta aplicación para la implementación de la teoría *p*-*q*. Transductores de tensión y corriente se utilizan para medir las corrientes de carga y las tensiones fase-neutro en el PCC. Las tensiones y corrientes se convierten al sistema de coordenadas $\alpha\beta0$ mediante la transformada de *Clark*, en este sistema de coordenadas se realiza el cálculo de las potencias instantáneas *p*, *q* y *p*₀.



Figura 4.1. Cálculo de las corrientes de compensación usando la teoría *p-q*.

A la potencia real (p) se le aplica un filtro digital pasa bajo, etiquetado como *FPB*, para obtener la componente constante (\bar{p}) y oscilatoria (\tilde{p}) . De la misma forma se obtiene la componente constante y oscilante de la potencia imaginaria (q), siendo estas \bar{q} y \tilde{q} respectivamente. Notar que en esta aplicación se considera la tensión de la red balanceada, por lo cual no existe potencia de secuencia cero (p_0) .

Las componentes de potencias no deseadas y por ende que deben ser compensadas corresponden a $[\tilde{p} \ \bar{q} \ \tilde{q}]$. A partir de estas potencias se realiza el cálculo de las corrientes de referencias requeridas por el sistema de control. En este trabajo se asume que la potencia real constante (\bar{p}) es suministrada por la fuente de alimentación y todas las otras componentes de potencia son suministradas por el APF de 4-piernas. Por lo tanto, la corriente no deseada en coordenadas $\alpha\beta0$ que es compensada por el APF de 4-piernas se obtiene mediante (4.9).

$$\begin{bmatrix} i_{\alpha}^{*} \\ i_{\beta}^{*} \\ i_{0}^{*} \end{bmatrix} = \frac{1}{v_{\alpha}^{2} + v_{\beta}^{2}} \begin{bmatrix} v_{\alpha} & v_{\beta} & 0 \\ v_{\beta} & -v_{\alpha} & 0 \\ 0 & 0 & v_{\alpha}^{2} + v_{\beta}^{2} \end{bmatrix} \begin{bmatrix} -\tilde{p} \\ -\bar{q} - \tilde{q} \\ -i_{0} \end{bmatrix}$$
(4.9)

Si el condensador del enlace dc de la Figura 3.3 está flotando, el APF de 4-piernas tiene que compensar las pérdidas del conversor de 4-piernas (conmutación y óhmicas) desde la red. Por lo tanto, una componente de potencia real constante (\bar{p}_{dc}) tiene que ser considerada en (4.9). La potencia \bar{p}_{dc} corresponde a la salida del controlador PI que regula la tensión del enlace dc (esto se revisará en el Capítulo 5). Luego, considerando esto último las corrientes de referencias en coordenadas $\alpha\beta0$ son obtenidas mediante (4.10).

$$\begin{bmatrix} i_{\alpha}^{*} \\ i_{\beta}^{*} \\ i_{0}^{*} \end{bmatrix} = \frac{1}{v_{\alpha}^{2} + v_{\beta}^{2}} \begin{bmatrix} v_{\alpha} & v_{\beta} & 0 \\ v_{\beta} & -v_{\alpha} & 0 \\ 0 & 0 & v_{\alpha}^{2} + v_{\beta}^{2} \end{bmatrix} \begin{bmatrix} -\tilde{p} + \bar{p}_{dc} \\ -\bar{q} - \tilde{q} \\ -i_{0} \end{bmatrix}$$
(4.10)

Las corrientes dadas por (4.10) se deben convertir al sistema de coordenadas *a-b-c* mediante la transformada inversa de *Clarke*, con lo cual se obtienen las referencias para las fases *a-b-c* $[i_a^* i_b^* i_c^*]$ del sistema de control de corriente.

Cabe mencionar que en esta aplicación se considera la tensión de la red balanceada, por lo cual se espera que la estrategia CSP resulte en potencia activa constante y corriente sinusoidal balanceada en el lado red.

4.2 Teoría de la potencia conservativa (CPT)

La teoría de la potencia conservativa (CPT) está definida en el dominio del tiempo para cualquier condición de operación y puede ser aplicada a un sistema polifásico con o sin neutro [49]. Esta teoría ha sido propuesta como una nueva alternativa para abordar la compensación de desbalances y no-linealidades en sistemas de distribución y microrredes [51], [52]. Usando la teoría de la potencia conservativa se puede lograr la separación ortogonal de las componentes de la corriente no deseada [53]. Por ejemplo, es posible obtener la componente de corriente producida por desbalances y no-linealidades de forma desacoplada. Con el fin de abordar la mejora de la calidad de la energía en una microrred, el control independiente de las componentes de corriente de carga reactiva, desbalanceada y distorsionada, en un enfoque basado en múltiples convertidores puede ser requerido [54]. En [55] se estudia la aplicación de la teoría de la potencia unidades de compensación en redes inteligentes. Además, usando esta teoría los sistemas de control podrían ser realizados en coordenadas *a-b-c*, sin requerir de un sistema de referencia sincrónico [51]. Por otra parte, en la CPT el fenómeno de las corrientes ocultas no aparece, lo cual representa una ventaja para este enfoque.

En base a [53], a continuación se revisa la formulación matemática de la teoría de la potencia conservativa. Las variables (tensiones y corrientes, así como también sus integrales y derivadas) definidas por los autores de la CPT satisfacen las *Leyes de Kirchhoff* de *Tensión* y *Corriente*. Luego, de acuerdo al *Teorema de Tellegen* [56], se puede afirmar que cada producto escalar de estas variables es una cantidad conservativa, lo cual permite introducir del concepto de potencia

activa y energía reactiva conservativa bajo condiciones genéricas de desbalance y/o distorsión armónica.

La teoría de la potencia conservativa está desarrollada en el sistema de coordenadas *a-b-c* y define dos cantidades instantáneas. Una es la potencia instantánea, la cual corresponde al producto escalar presentado en (4.11); y la otra es la energía reactiva instantánea, definida en (4.12). Las variables en negrita indican la representación de un vector tridimensional y el índice " μ " indica la representación de variables por fase.

$$p = \boldsymbol{v} \circ \boldsymbol{i} = [v_a \ v_b \ v_c] \circ \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix}$$
(4.11)
$$w = \boldsymbol{\hat{v}} \circ \boldsymbol{i} = [\hat{v}_a \ \hat{v}_b \ \hat{v}_c] \circ \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix}$$
(4.12)

El vector \hat{v} contiene las integrales de las tensiones de fase sin valor medio (*unbiased integral* en inglés). En otras palabras, la cantidad \hat{v} es calculada mediante la diferencia entre la integral en el tiempo de las tensiones de fase y el valor medio de las mismas, como se explica a continuación:

$$\hat{\nu}_{\mu} = \nu_{\int \mu} - \bar{\nu}_{\int \mu} \tag{4.13}$$

donde,

$$v_{\int \mu} = \int_{0}^{t} v_{\mu}(\tau) d\tau, \qquad (4.14)$$

$$\bar{v}_{\int \mu} = \frac{1}{T} \int_{0}^{J} v_{\int \mu}(\tau) d\tau \,. \tag{4.15}$$

Las tensiones de fase se miden con respecto a un punto de referencia virtual en el caso de caso de circuitos trifásicos de 3-hilos; y con respecto al conductor neutro en el caso de circuitos monofásicos o trifásicos de 4-hilos.

Considerando los valores promedios de las ecuaciones (4.11) y (4.12), la potencia activa (P) y la energía reactiva (W) son definidas mediante (4.16) y (4.17) respectivamente.

$$P = \frac{1}{T} \int_{0}^{T} \boldsymbol{v}(t) \circ \boldsymbol{i}(t) dt$$

$$W = \frac{1}{T} \int_{0}^{T} \widehat{\boldsymbol{v}}(t) \circ \boldsymbol{i}(t) dt$$
(4.16)
(4.17)

La potencia activa es la potencia promedio transferida y su definición es idéntica a la potencia activa convencional. La energía reactiva, a su vez, es una nueva definición que representa la

energía promedio almacenada en las fases de la red polifásica en condiciones genéricas, incluyendo desbalances y distorsiones en la forma de onda. Tanto P como W son cantidades conservativas en cualquier red, independientemente de la forma de onda de la tensión y la corriente.

En base a las definiciones de la potencia activa y la energía reactiva, la teoría de la potencia conservativa descompone las corrientes de fase en 5 subcomponentes: corrientes activas balanceadas, corrientes reactivas balanceadas, corrientes activas desbalanceadas, corrientes reactivas desbalanceadas y corrientes inactivas (denominadas *void currents* en inglés). A continuación se revisan las expresiones matemáticas que rigen a cada uno de estos términos.

Corrientes activas balanceadas

$$i_{a\mu}^{b} = \frac{P}{||v||^{2}} \cdot v_{\mu} = G^{b} \cdot v_{\mu}$$
(4.18)

Las corrientes activas balanceadas representan la porción más pequeña de la corriente que transfiere potencia activa a la carga. El término ||v|| corresponde al valor RMS colectivo (norma euclidiana) de las tensiones y se define como $||v|| = \sqrt{V_a^2 + V_b^2 + V_c^2}$, donde los valores (V_a, V_b, V_c) corresponden los valores RMS de las tensiones fase-neutro en el PCC. Por otra parte, la corriente $i_{a\mu}^b$ está relacionada con la carga a través de la conductancia equivalente G^b .

Corrientes reactivas balanceadas

$$i_{r\mu}^{b} = \frac{W}{||\hat{v}||^{2}} \cdot \hat{v}_{\mu} = \beta^{b} \cdot \hat{v}_{\mu}$$
(4.19)

Las corrientes reactivas balanceadas representan la porción más pequeña de la corriente responsable de la transferencia de energía reactiva y está directamente relacionada con la energía promedio intercambiada a través del circuito. El término $||\hat{v}||$ corresponde al valor RMS colectivo (norma euclidiana) de la integral de la tensión sin valor medio. Por otra parte, la corriente $i_{r\mu}^{b}$ está relacionada con la carga a través de la reactividad equivalente β^{b} .

Corrientes desbalanceadas

$$i_{\mu\mu} = i_{a\mu}^{u} + i_{r\mu}^{u} = (G_{\mu} - G^{b}) \cdot v_{\mu} + (\beta_{\mu} - \beta^{b}) \cdot \hat{v}_{\mu}$$
(4.20)

Los términos G_{μ} y β_{μ} corresponden a la conductancia y reactividad por fase respectivamente y pueden ser expresados como:

$$G_{\mu} = \frac{P_{\mu}}{||v_{\mu}||^2}, \quad \beta_{\mu} = \frac{W_{\mu}}{||\hat{v}_{\mu}||^2}.$$
(4.21)

Las corrientes desbalanceadas existen sólo si la carga es desbalanceada, es decir, si las conductancias equivalentes por fase (G_{μ}) son diferentes a la conductancia equivalente (G^b) y/o si las reactividades equivalentes por fase (β_{μ}) son diferentes a la reactividad equivalente (β^b) . Los

términos $||v_{\mu}|| \le ||\hat{v}_{\mu}||$ corresponden a los valores RMS de la tensión por fase y la integral de la tensión sin valor medio por fase respectivamente.

Corrientes inactivas (void currents)

Estas corrientes reflejan la presencia de corrientes armónicas dispersas debido a la diferencia en los valores de conductancia y reactividad a diferentes frecuencias y las corrientes armónicas generadas por la carga. Las corrientes inactivas no transfieren potencia activa o energía reactiva, debido a que el producto interno siempre resulta cero. Si i_{μ} es la corriente de carga de la fase " μ ", la corriente inactiva en esta fase será:

$$i_{\nu\mu} = i_{\mu} - i^{b}_{a\mu} - i^{u}_{r\mu} - i^{b}_{r\mu} - i^{u}_{r\mu}.$$
(4.22)

Todas las componentes de la corriente de carga $[i_{a\mu}^b i_{r\mu}^b i_{a\mu}^u i_{r\mu}^u i_{\nu\mu}]$ son ortogonales. Algunas de estas componentes de corrientes se pueden aplicar para propósitos de acondicionamiento de potencia. Por ejemplo, las componentes de corrientes desbalanceadas y/o corrientes inactivas se pueden usar para compensar, selectivamente o no, cargas desbalanceadas y/o no-lineales. Del mismo modo, la energía reactiva puede ser compensada en cualquier sistema polifásico.

En la Figura 4.2 se presenta el esquema usado en esta tesis para la implementación del algoritmo CPT. Transductores de tensión y corriente se utilizan para medir las corrientes de carga y las tensiones fase-neutro en el punto PCC.



Figura 4.2. Cálculo de las corrientes de compensación usando la teoría CPT.

Las tensiones $[\hat{v}_a \ \hat{v}_b \ \hat{v}_c]$ se obtienen mediante el uso de un filtro digital pasa banda. De forma análoga, mediante filtros pasa bajo se obtiene el valor medio de la potencia activa (*P*) y la energía reactiva (*W*) en cada fase y trifásica. Las tensiones efectivas y las normas euclidianas requeridas por el algoritmo de la CPT se calculan en el bloque etiquetado como "*Cálculo valor RMS*" que se muestra en la parte superior derecha de la Figura 4.2.

Luego, en base a (4.18)-(4.22) y considerando el análisis para la fase *a* se obtienen las cinco salidas del algoritmo CPT, las cuales corresponden a las componentes de corrientes ortogonales $[i_{aa}^{b} i_{a}^{u} i_{ra}^{b} i_{a}^{u} i_{ra}^{b}]$, tal como se ilustra en el lado izquierdo de la Figura 4.2. Estas corrientes se utilizan para calcular las referencias requeridas por el sistema de control de corriente. En este trabajo se asume que la corriente de carga activa balanceada i_{aa}^{b} es suministrada por la fuente de alimentación y todas las otras componentes son suministradas por el APF de 4-piernas. Por lo tanto, la componente de corriente total no deseada, referida a la fase *a*, que debe ser compensada por el APF de 4-piernas se obtiene como:

$$i_a^* = i_{aa}^u + i_{ra}^b + i_{ra}^u + i_{va}.$$
(4.23)

Si el condensador del enlace dc de la Figura 3.3 se encuentra flotando, el APF tiene que compensar las pérdidas del conversor de 4-piernas desde la red. Por lo tanto, una componente de corriente activa balanceada debe ser considerada en (4.23). Esta corriente se obtiene mediante (4.24), donde P_{dc} corresponde a la componente de potencia activa calculada por el controlador PI del lazo de control de tensión del enlace dc (esto se revisará en el Capítulo 5).

$$i_{aa_dc}^{b} = \frac{P_{dc}}{\|v\|^2} v_a \tag{4.24}$$

Luego, usando (4.23)-(4.24) las corrientes de referencias para las fases *a*-*b*-*c* son obtenidas como:

$$i_a^* = i_{aa}^u + i_{ra}^b + i_{ra}^u + i_{va} + i_{aa\ dc}^b, \tag{4.25}$$

$$i_b^* = i_{ab}^u + i_{rb}^b + i_{rb}^u + i_{vb} + i_{ab\ dc}^b, \tag{4.26}$$

$$i_c^* = i_{ac}^u + i_{rc}^b + i_{rc}^u + i_{\nu c} + i_{ac_dc}^b.$$
(4.27)

4.3 Diseño del filtro digital

Como ya se ha mencionado, en la teoría p-q se utilizan filtros digitales para obtener las componentes de potencia constante (\bar{p} y \bar{q}) y oscilante (\tilde{p} y \tilde{q}); mientras que en la teoría CPT se utilizan para obtener las tensiones [$\hat{v}_a \ \hat{v}_b \ \hat{v}_c$], el valor RMS por fase de las tensiones y el valor medio por fase de la potencia y energía reactiva. El filtro digital tiene un impacto directo en el desempeño de la compensación tanto en la respuesta dinámica como en estado estacionario. Un filtro *Butterworth* pasa bajo de 5^{to} orden se considera suficiente para estos efectos [41]. Mediante este tipo de filtro digital se obtiene máxima planaridad en la banda de paso.

En esta aplicación se utilizan filtros *Butterworth* de 5^{to} orden con frecuencias de corte (f_c) de 10 [Hz] y 20 [Hz], los cuales se implementan considerando una estructura en cascada de filtros de 2^{do} orden. El filtro con frecuencia de corte de 10 [Hz] se utiliza como base para todas las pruebas

experimentales, siendo comparado con el desempeño obtenido utilizando un filtro de $f_c = 20$ [Hz] sólo en la pruebas de impacto de carga. Cabe mencionar que en ambas teorías (p-q y CPT) se utiliza el mismo filtro digital. Sin embargo, los filtros digitales pueden corresponder a diferentes diseños dependiendo de los objetivos que se establezcan. En la Figura 4.3 se ilustra el Diagrama de Bode del diseño del filtro digital con $f_c = 10$ [Hz].



Figura 4.3. Diagrama de Bode de filtro *Butterworth* de 5^{to} orden con $f_c = 10$ [Hz].

Los diseños de los filtros digitales fueron realizados mediante las herramientas del entorno Matlab [57] considerando los siguientes criterios:

- tiempo de muestreo: 200 [μ s],
- frecuencia de corte: 10 [Hz] (20 [Hz]),
- ganancia a la frecuencia de corte: -3 [dB],
- frecuencia de rechazo: 40 [Hz],
- ganancia a la frecuencia de rechazo: -60 [dB].

5. Control de las corrientes de compensación

Para sintetizar las corrientes de compensación, generadas mediante el algoritmo de la teoría p-q o CPT, se ha seleccionado la implementación de la estrategia de control resonante. El control resonante permite regular señales sinusoidales con cero error en estado estacionario. Este tipo de controlador se puede aplicar en coordenadas a-b-c al control de conversores de 4-piernas [58]–[60]. Es apropiado para trabajar en sistemas con desbalance de forma independiente en cada fase, permitiendo controlar las secuencias positiva, negativa y cero en un solo controlador por fase [58]. Además, mediante controladores resonantes sintonizados a diferentes frecuencias se puede lograr la atenuación de componentes armónicas de corriente o tensión [61], [62].

En esta aplicación se propone un controlador PI y 7 controladores resonantes en cada fase, implementados a través de una topología paralela en coordenadas *a-b-c*, tal como se ilustra en la Figura 5.1. El controlador PI se utiliza para compensar la componente *dc* producida por cargas no-lineales como diodos y rectificadores. Los controladores resonantes han sido sintonizados para regular la componente fundamental y las componentes de 2^{da} , 3^{ra} , 4^{ta} , 5^{ta} , 6^{ta} y 7^{ma} armónica.



Figura 5.1. Sistema de control de corriente propuesto.

Las componentes de 3^{ra} , 5^{ta} y 7^{ma} armónica son las principales generadas por la carga programable que se utiliza en esta aplicación; mientras que las componentes de 2^{da} , 4^{ta} y 6^{ta} armónica aparecen junto con la componente *dc* en el caso de un diodo rectificador.

Como se muestra en la Figura 5.1, las corrientes de referencias $[i_a^{c*} i_b^{c*} i_c^{c*}]$, obtenidas mediante el algoritmo *p*-*q* o CPT, son procesadas por 8 controladores por fase generando las tensiones de control $[v_a^* v_b^* v_c^*]$. Estas tensiones son moduladas por el conversor de 4-piernas usando el algoritmo PWM. La tensión que debe modular la cuarta pierna del conversor se obtiene a partir de las tensiones de control de las fases *a-b-c*. Debido a la simplicidad en la implementación de los controladores una estructura paralela se ha adoptado en esta aplicación, la cual consiste en la simple adición de controladores resonantes [63]. La representación discreta del sistema de control resonante se obtuvo mediante la transformada "*Tustin pre-warping*".

Por otra parte, se ha definido que el APF de 4-piernas debe ser capaz de operar bajo condiciones de variación de frecuencia. Por ello, se incluye un lazo de seguimiento de fase o PLL para autosintonizar el control digital. También se incluye un controlador PI para regular la tensión del enlace *dc* con el objeto de compensar las pérdidas del sistema cuando el condensador del enlace *dc* se encuentra flotando, tal como se discutió en el Capítulo 4. La implementación de todos los algoritmos y estrategias de control fue realizada mediante la plataforma de control digital dSPACE DS1103 (los detalles de esta plataforma se encuentran en el Anexo A).

En la primera sección de este capítulo se revisa el diseño del sistema de control de corriente. Luego, se presenta el diseño del PLL y para finalizar se expone el diseño del regulador de la tensión del enlace dc.

5.1 Diseño del sistema de control de corriente

En la Figura 5.2 se presenta el Diagrama de Bode del sistema de control de corriente diseñado para esta aplicación. En cada fase se considera un controlador PI para la componente *dc* y controladores resonantes para la componente fundamental y 2^{da} , 3^{ra} , 4^{ta} , 5^{ta} , 6^{ta} y 7^{ma} armónica. En este trabajo se utilizó la herramienta "*sisotool*" de Matlab para sintonizar el sistema de control.



Figura 5.2. Diagrama de Bode del sistema de control de corriente diseñado.

A continuación se revisan aspectos teóricos y el diseño de este sistema de control, comenzando con los controladores resonantes para continuar con el control PI.

5.1.1 Controladores resonantes

La función de transferencia del controlador resonante a partir de la cual se deriva la forma utilizada en este trabajo es la que se define en (5.1). Esta forma corresponde a un controlador proporcional-resonante ideal PR_{ideal} , el cual posee un par de polos complejos puros a la frecuencia de resonancia ω_0 y tiene una ganancia infinita a esta misma frecuencia. Los parámetros K_p y K_r corresponden a la ganancia proporcional y a la ganancia a la frecuencia de resonancia respectivamente. Este controlador tiene buen desempeño en la regulación de una corriente sinusoidal con errores mínimos y capacidad de incorporar compensación de armónicos de bajo orden de forma directa [64].

$$PR_{ideal} = K_p + \frac{K_r s}{s^2 + \omega_0^2}$$
(5.1)

Con el objeto de evitar los problemas de estabilidad en (5.1), asociados con la ganancia infinita a la frecuencia de resonancia, usualmente se utiliza el controlador PR modificado conocido como $PR_{no-ideal}$ y cuya forma es la que se presenta en (5.2) [64].

$$PR_{no-ideal} = K_p + \frac{K_r \omega_c s}{s^2 + 2\omega_c s + \omega_0^2}$$
(5.2)

Mediante el controlador $PR_{no-ideal}$ aún se logra una alta ganancia a la frecuencia de resonancia. Por otra parte, permite una banda de paso más amplia entorno a la frecuencia de resonancia en comparación al controlador PR_{ideal} . El parámetro ω_c se utiliza para ajustar la banda de paso a la frecuencia de resonancia y ayudar a reducir la sensibilidad a las fluctuaciones de la red.

Mediante la estructura paralela de controladores PR definida en (5.3) se considera la componente fundamental ($\omega_e = 2\pi 50 \text{ [rad/s]}$) y la 2^{da}, 3^{ra}, 4^{ta}, 5^{ta}, 6^{ta} y 7^{ma} armónica de corriente.

$$PR_{i_1,\dots,i_7}(s) = K_p + \sum_{h=1}^7 \frac{K_{rh}\omega_{ch}s}{s^2 + 2\omega_{ch}s + (h\omega_e)^2}$$
(5.3)

La representación en tiempo discreto del controlador proporcional-resonante se obtiene aplicando la transformada bilineal en su forma *"Tustin pre-warping"*, es decir, reemplazando el operador *Laplace* "s" por:

$$s = \frac{h\omega_e}{\tan\left(h\omega_e \frac{T_m}{2}\right)} \left(\frac{z-1}{z+1}\right) = K_{Th}\left(\frac{z-1}{z+1}\right),\tag{5.4}$$

donde $h\omega_e$ es la frecuencia de resonancia, T_m es el tiempo de muestreo y K_{Th} es una función nolineal que depende de las frecuencias de resonancia y muestreo. Esto permite obtener la función de transferencia en el plano "z" descrita por:

$$PR_{i_1,\dots,i_7}(z) = K_p + \sum_{h=1}^{7} \frac{a_{0h}(z^2 - 1)}{b_{2h}z^2 - b_{1h}z - b_{0h}}$$
(5.5)

donde,

$$a_{0h} = K_{rh} K_{Th} \omega_{ch},$$

$$b_{0h} = -K_{Th}^2 + 2K_{Th} \omega_{ch} - (h\omega_c)^2.$$
(5.6)
(5.7)

$$b_{0h} = -\kappa_{Th} + 2\kappa_{Th}\omega_{ch} - (n\omega_e) , \qquad (5.7)$$

$$b_{ch} = 2K_{en}^2 - 2(h\omega_e)^2 \qquad (5.8)$$

$$b_{2h} = K_{Th}^2 + 2K_{Th}\omega_{ch} + (h\omega_e)^2.$$
(5.9)

Las expresiones (5.5)-(5.9) definen un sistema de control digital de coeficientes autosintonizantes con respecto a la frecuencia de operación ω_e , la cual es estimada utilizando un lazo PLL.

En la Figura 5.3 se ilustra el circuito eléctrico referido a la fase *a* del sistema de potencia con el cual se obtiene la planta para el diseño de los controladores resonantes. En este circuito v_a^c corresponde a la tensión fase-neutro en la salida del conversor de 4-piernas y v_a^s es la tensión fase-neutro en la red eléctrica. Los términos R_a^c y L_a^c representan al filtro de salida del conversor y Z_a^L a la impedancia de carga.



Figura 5.3. Circuito eléctrico del conversor de 4-piernas conectado a la red (fase *a*).

La ecuación que rige a este circuito corresponde a (5.10). Se asume la tensión de la red como una perturbación externa, por lo cual no afecta la operación del compensador. Luego, ignorando el término v_a^s en (5.10) y aplicando el operador *Laplace* se obtiene (5.11).

$$v_{a}^{c} = L_{a}^{c} \frac{d}{dt} i_{a}^{c} + R_{a}^{c} i_{a}^{c} + v_{a}^{s}$$

$$v_{a}^{c}(s) = L_{a}^{c} s i_{a}^{c}(s) + R_{a}^{c} i_{a}^{c}(s)$$
(5.10)
(5.11)

Por lo tanto, la función de transferencia de la planta del sistema de potencia es la definida en (5.12), siendo el valor de la inductancia L_a^c de 5 [*m*H] y el valor de la resistencia R_a^c de 0,1 [Ω].

$$\frac{i_a^c(s)}{v_a^c(s)} = \frac{1}{L_a^c s + R_a^c}$$
(5.12)

El diagrama del sistema de control de corriente considerado en el diseño de los controladores es el que se ilustra en la Figura 5.4. La tensión de red como una perturbación externa se encuentra representada mediante el término v_a^s . El retardo de un tiempo de muestreo es usado para representar la función de transferencia del conversor de 4-piernas, este retardo está asociado al algoritmo de modulación del conversor de 4-piernas.



Figura 5.4. Diagrama del sistema de control de corriente.

Asumiendo que en una estructura paralela el desempeño de cada controlador es selectivo y sólo afecta la respuesta de frecuencia en torno a la frecuencia de resonancia, cada controlador puede ser diseñado de forma independiente [65]. La sintonización de los controladores se realizó en el plano "s" utilizando Diagrama de Bode mediante la herramienta "*sisotool*" de Matlab.

El sistema de control resonante ha sido diseñado para garantizar un margen de fase de al menos 60 [°] en lazo abierto y un ancho de banda de ≈ 500 [Hz] en lazo cerrado. Considerando lo anterior y asumiendo que los controladores son selectivos, la ganancia proporcional se ajusta de acuerdo al ancho de banda especificado. El valor de 500 [Hz] de ancho de banda permite que la frecuencia de cruce por 0 [dB] en lazo abierto sea más alta que la frecuencia de la armónica de

mayor orden considerada (350 [Hz]), evitando de esta forma problemas de estabilidad (mayor número de cruces por 0 [dB]). La frecuencia de cruce obtenida es ≈ 414 [Hz], siendo el valor de margen de fase $\approx 67,9$ [°]. El *peak* de resonancia y la banda de paso de cada controlador se ajustan para mejorar la dinámica de los polos dominantes en lazo cerrado y aumentar la selectividad (banda de paso en lazo cerrado en el rango $\approx 30-110$ [rad/s]) respectivamente. En esta aplicación la banda de paso se utilizó para hacer selectivo el controlador y no para disminuir la sensibilidad ante variaciones en la frecuencia, ya que esto último está considerado en la característica auto-sintonizante del sistema de control. Bajo los criterios anteriores, los parámetros obtenidos para el sistema de control resonante definido en (5.3) son: $K_p = 11,9753$ [V/A]; $K_{rh} = 221,25$ [V/A]; y $\omega_{ch} = 5$ [rad/s], con $h = \{1,...,7\}$. En la Figura 5.5 se presenta el Diagrama de Bode en lazo abierto y cerrado obtenido, donde se corroboran los criterios de diseño de margen de fase y ancho de banda.



Figura 5.5. Diagrama de Bode en lazo abierto/cerrado de los controladores resonantes diseñados.

En la Figura 5.6 se presenta el Diagrama de Bode del sistema de control resonante diseñado, donde se muestra que todos los controladores resonantes poseen un mismo valor *peak* y banda de paso.


Figura 5.6. Diagrama de Bode de los controladores resonantes diseñados.

5.1.2 Controlador PI

Como ya se ha mencionado, en cada fase se utiliza un controlador PI para compensar la componente dc de la corriente de carga. Mediante el control PI se logra cero error en estado estacionario en señales continuas. La función de transferencia de este controlador está dada por (5.13), donde k_p y k_i corresponden a la ganancia proporcional e integral respectivamente.

$$PI_{i_{dc}} = k_p \left(1 + k_i \frac{1}{s} \right) \tag{5.13}$$

La planta utilizada en el diseño del controlador PI está definida por (5.12) y los parámetros de diseño considerados son: frecuencia natural de 100 [Hz] y coeficiente de amortiguamiento de 0,8. El controlador fue diseñado en el plano discreto considerando la transformada bilineal y un retardo de un tiempo de muestreo (algoritmo PWM). En la Figura 5.7 se presenta el Diagrama de Bode en lazo abierto del controlador sintonizado utilizando la herramienta *"sisotool"* de Matlab, siendo el margen de ganancia de 15,4 [dB] y el margen de fase de 54,4 [°]. El controlador en el plano discreto está definido por (5.14).



Figura 5.7. Diagrama de Bode en lazo abierto del controlador PI de corriente dc.

$$PI_{i_{dc}}(z) = 4,2348 \times \left(\frac{z - 0,932}{z - 1}\right)$$
 (5.14)

5.2 Diseño del PLL

Dado a que en esta aplicación se considera que la tensión de la red puede sufrir variaciones en la frecuencia es necesario obtener su valor de operación en cada instante. Lo anterior permite actualizar en cada periodo de muestreo los coeficientes a_{0h} , b_{0h} , b_{1h} y b_{2h} del sistema de control digital de acuerdo a la frecuencia de operación y con ello lograr un sistema de control más robusto.

Por simplicidad en esta tesis se ha elegido trabajar con el PLL convencional, el cual presenta un desempeño satisfactorio bajo la condición de tensión balanceada (caso de estudio). En la Figura 5.8 se ilustra el diagrama de bloques del PLL convencional, donde el modelo de la planta corresponde a 1/s. Los parámetros de diseño considerados en la sintonización del controlador PI son los siguientes: frecuencia natural de 20 [Hz] y coeficiente de amortiguamiento de 0,8.



Figura 5.8. Diagrama de bloques del PLL convencional [66].

De forma análoga al diseño del controlador PI de corriente dc, en la Figura 5.9 se presenta el Diagrama de Bode en lazo abierto del diseño realizado para el PLL, siendo el margen de ganancia de 28,1 [dB] y el margen de fase de 66,3 [°]. En (5.15) se presenta el controlador en el plano discreto.



Figura 5.9. Diagrama de Bode en lazo abierto del controlador PI del PLL.

$$PI_{PLL}(z) = 196,63 \times \left(\frac{z - 0.98487}{z - 1}\right)$$
 (5.15)

5.3 Diseño del regulador de la tensión del enlace dc

Como ya se ha mencionado, el regulador de la tensión dc se utiliza para compensar las pérdidas por conmutación y óhmicas cuando el condensador del enlace dc se encuentra flotando. El controlador utilizado para estos efectos es un PI. La obtención de la planta para el diseño del controlador se realiza considerando el esquema de la Figura 5.10.



Figura 5.10. Esquema para el balance de potencia ac/dc.

A partir de la ecuación de corriente en el lado dc dada por (5.16) se obtiene la función de transferencia mostrada en (5.17).

$$C_{dc}\frac{d}{dt}v_{dc} = i_{dc}$$

$$v_{dc}(s) \qquad 1$$
(5.16)

$$\frac{du(s)}{i_{dc}(s)} = \frac{1}{C_{dc}s}$$
(5.17)

Luego, haciendo el balance de potencia, bajo condiciones ideales, entre el lado dc y ac en coordenadas d-q se obtiene (5.18). Y orientando el control en la tensión directa de red se obtiene (5.19), con lo cual la función de transferencia final está dada por (5.20).

$$v_{dc}i_{dc} = \frac{3}{2}(v_d^c i_d^c + v_q^c i_q^c)$$
(5.18)

$$\frac{i_{dc}}{i_d^c} = \frac{3}{2} \frac{v_d^c}{v_{dc}} \tag{5.19}$$

$$\frac{v_{dc}(s)}{i_d^c(s)} = \frac{3}{2} \frac{v_d^c}{v_{dc}} \frac{1}{C_{dc}s}$$
(5.20)

El diagrama del lazo de control de tensión *dc* considerado en la sintonización del controlador es el que se ilustra en la Figura 5.11, donde $v_d^c = 120$ [V] *peak*, $v_{dc} = 400$ [V] *dc* y $C_{dc} = 9216$ [µF].



Figura 5.11. Diagrama del lazo de control de tensión dc.

Los parámetros de diseño considerados son: frecuencia natural de 5 [Hz] y coeficiente de amortiguamiento de 0,8. En la Figura 5.12 se muestra el Diagrama de Bode en lazo abierto del diseño realizado, siendo el margen de ganancia de 39,8 [dB] y el margen de fase de 68,8 [°]. El controlador en el plano discreto obtenido está dado por (5.21).



Figura 5.12. Diagrama de Bode en lazo abierto del controlador PI de tensión dc.

$$PI_{v_{dc}}(z) = 0,47052 \times \left(\frac{z - 0,996}{z - 1}\right)$$
 (5.21)

6. Simulación del sistema propuesto

En este capítulo se presenta la simulación de la generación de las corrientes de compensación que debe sintetizar el APF de 4-piernas, para lo cual se utiliza el *software* PLECS. Por simplicidad se utilizan fuentes ideales de tensiones y corrientes. En la Figura 6.1 se presenta la simulación del sistema de potencia propuesto. Mediante el bloque etiquetado como *"Fuente de tensión de 4-piernas"* se forma la red de 4-hilos (microrred) y en el PCC se conectan los bloques *"APF de 4-piernas"* y *"Carga desbalanceada y/o no-lineal"*.



Figura 6.1. Simulación del sistema de potencia propuesto.

En la Figura 6.2 se presenta el bloque de "Generación de corrientes de compensación" tanto para la teoría p-q como para la teoría CPT. Estos algoritmos calculan las referencias de corrientes "Iabc_ref" que debe inyectar el APF de 4-piernas con el objetivo de lograr corrientes sinusoidales y balanceadas en el lado red "Is". Para generar las corrientes de referencias los algoritmos p-q y CPT utilizan como entradas las mediciones instantáneas de las tensiones y corrientes en la carga, es decir, "VL" y "IL".



Figura 6.2. Simulación de la generación de las corrientes de compensación.

A continuación se analiza la generación de las corrientes de compensación bajo las condiciones de corriente de carga desbalanceada y corriente de carga no-lineal, ambos casos se revisan considerando primero la teoría p-q y después la teoría CPT.

6.1 Compensación de corriente desbalanceada

En este caso los valores *peaks* de las corrientes demandadas por la carga en las fases *a*, *b* y *c* son 7,198 [A] (0,6 p.u.), 10,798 [A] (0,9 p.u.) y 12 [A] (1 p.u.) respectivamente. El desbalance en la corriente de carga origina la circulación de la componente de corriente de secuencia cero por el conductor neutro. En la Figura 6.3-a y b se presentan las formas de ondas de estas corrientes.



a), b) corriente de carga desbalanceada; c), d) corriente de compensación; e), f) corriente vista en el lado red.

En la Figura 6.3-c y Figura 6.3-d se muestran las corrientes de compensación *a-b-c* y *n* (neutro) respectivamente, una vez que son activadas en el instante t = 1,12 [s]. En este caso la generación de las corrientes de compensación es llevada a cabo a través de la teoría *p-q* considerando la estrategia CSP. Finalmente, en la Figura 6.3-e y Figura 6.3-f se presentan las corrientes *a-b-c* y *n*

obtenidas desde el punto de vista de la red antes y después de la habilitación de las corrientes de compensación en el instante t = 1,12 [s]. Se observa claramente que la corriente en el lado red posee una forma de onda sinusoidal y balanceada a partir del instante t = 1,12 [s], siendo el valor *peak* de la componente fundamental de 9,998 [A] en cada una de las fases *a-b-c*. Además, se verifica que el flujo de corriente neutral en el lado red, después de activar las corrientes de compensación, es nulo.

De forma análoga, en la Figura 6.4 se presentan las respectivas formas de ondas de la compensación de corriente desbalanceada considerando el algoritmo CPT. Para esta condición de operación, los resultados de compensación son prácticamente iguales a los obtenidos mediante la teoría p-q.



(fase *a*: rojo; fase *b*: azul; fase *c*: verde; neutro: negro):

a), b) corriente de carga desbalanceada; c), d) corriente de compensación; e), f) corriente vista en el lado red.

6.2 Compensación de corriente no-lineal

Para este caso se considera una corriente de carga con componentes de 3^{ra} , 5^{ta} y 7^{ma} armónica. Para la fase *a* los valores RMS de las componentes de 3^{ra} , 5^{ta} y 7^{ma} armónica son 3 [A], 2 [A] y 1 [A] respectivamente, siendo el valor *peak* de la componente fundamental de 12 [A]. Los valores de las componentes armónicas en las fases *b* y *c* corresponden a un 75 [%] y 50 [%] de los valores de la fase *a* respectivamente. En la Figura 6.5 se presentan las formas de ondas de la corriente de carga no-lineal, la corriente de compensación y la corriente en el lado red considerando el algoritmo *p-q*. Las corrientes de compensación se habilitan en el instante *t* =1,12 [s], con lo cual se obtienen corrientes sinusoidales balanceadas y cero corriente neutral en el lado red.



(fase *a*: rojo; fase *b*: azul; fase *c*: verde; neutro: negro):

a), b) corriente de carga desbalanceada; c), d) corriente de compensación; e), f) corriente vista en el lado red.

Para visualizar de mejor forma los resultados de la compensación de corriente no-lineal, en la Figura 6.6 se ilustra el espectro de frecuencia de las corrientes presentadas en la Figura 6.5. Se verifica la compensación de las componentes de 3^{ra} , 5^{ta} y 7^{ma} armónica, siendo el valor *peak* de la componente fundamental en las fases *a*, *b* y *c* de 11,998 [A]. Además, se corrobora la compensación de la componente de secuencia cero. El valor del THD en las fases *a*, *b* y *c* antes de la compensación es de 44,14 [%], 33,12 [%] y 22,12 [%] respectivamente. Los valores anteriores disminuyen a 1,81 [%] cuando se considera la compensación de las corrientes no deseadas.



Figura 6.6. Espectro de la compensación de corriente desbalanceada mediante la teoría *p-q* (fase *a*: rojo; fase *b*: azul; fase *c*: verde; neutro: negro):
a), b) corriente de carga desbalanceada; c), d) corriente de compensación; e), f) corriente vista en el lado red.

De forma análoga al análisis de la compensación de corriente no-lineal realizado para la teoría p-q, en la Figura 6.7 y Figura 6.8 se presentan las formas de ondas y espectros de frecuencias

respectivamente considerando el algoritmo CPT. Los resultados de compensación obtenidos mediante este algoritmo no presentan mayores variaciones con respecto a los obtenidos mediante la teoría p-q.



a), b) corriente de carga desbalanceada; c), d) corriente de compensación; e), f) corriente vista en el lado red.





En resumen se espera que el algoritmo CPT presente un desempeño experimental similar al algoritmo p-q tanto para la condición de carga desbalanceada como no-lineal.

7. Sistema experimental

En este capítulo se da a conocer el trabajo de implementación del sistema experimental necesario para la validación de las estrategias de generación de las corrientes de compensación, las cuales fueron descritas en el Capítulo 4.

El sistema experimental tiene la flexibilidad para configurar diferentes grados de variación de frecuencia, distorsión armónica y desbalance. Para lograr lo anterior se utilizó una fuente de poder programable y una carga programable, ambas con capacidad para trabajar en sistemas de 4hilos. El montaje y puesta en marcha fue llevado a cabo en las instalaciones del Laboratorio de Electrónica de Potencia, Máquinas & Control de la Universidad de Chile. En la Figura 7.1 se presenta el sistema experimental implementado.



Figura 7.1. Sistema experimental implementado.

Plataforma de control dSPACE DS1103

La implementación del sistema experimental se puede dividir en dos subsistemas o etapas principales. El primero se refiere al subsistema de potencia, el cual se basa en un conversor de 4piernas, una fuente de poder programable y una carga programable. El segundo corresponde al subsistema de control, cuyo dispositivo principal es la plataforma dSPACE DS1103 y sus correspondientes circuitos de interfaz y protección ante fallas. El diseño de los PCBs (Printed *Circuit Boards*, del inglés) para los circuitos de interfaz y protección es parte de este trabajo de tesis.

En la primera sección de este capítulo se detallan los dispositivos asociados al subsistema de potencia y la segunda sección se centra en el subsistema de control. Luego, se explica la programación mediante Simulink de la plataforma dSPACE. Finalmente, se muestran algunas pruebas preliminares para verificar el correcto funcionamiento del prototipo experimental.

7.1 Subsistema de potencia



En la Figura 7.2 se presenta el esquema general de la implementación del subsistema de potencia. La red de 4-hilos sobre la cual se opera se genera mediante una fuente de poder programable modelo CSW5550 de la empresa California Instruments, la cual tiene la capacidad para generar un perfil de frecuencia variable. En el nodo PCC de la red de 4-hilos se conecta en paralelo un APF basado en un conversor fuente de tensión de dos niveles (2L-VSC) y 4-piernas. La configuración del conversor de 4-piernas se realiza en base a un conversor *back-to-back* de 6-piernas.

Recordemos que la fuente de tensión del conversor de 4-piernas se compone de un rectificador trifásico no-controlado en paralelo con el banco de condensadores del enlace dc (capacidad nominal: 9216 [μ F]/800 [V]). El rectificador no-controlado se energiza a través de un auto-transformador trifásico modelo CMV 10E-3 de Carroll & Meynell (0-415 [V]/10 [A]/50 [Hz]). Para aislar galvánicamente los terminales de entrada del conversor de 4-piernas de la red se utiliza un transformador trifásico ITEC de 5 [kVA].

A la salida del conversor se conectan inductancias de acoplamiento entre la tensión de la red y la tensión PWM generada por el conversor. Estas inductancias permiten filtrar las componentes de alta frecuencia debido a la conmutación de los IGBTs, siendo el valor utilizado 5 [mH]/20 [A] por fase. Mediante el interruptor TIA-S se realiza la sincronización entre la red y el conversor, para esto se verifica que la tensión en la red y en el conversor posean la misma amplitud, frecuencia y fase en el instante de conexión.

El dispositivo principal de disipación de potencia consiste en una carga de corriente alterna programable modelo 3091LD de la empresa California Instruments, esta carga permite generar armónicos impares y desbalances. Adicionalmente, se utilizó la carga discreta ilustrada en la

Figura 7.3, la cual permite generar armónicos pares, componente dc y desbalance. Las cargas programable y discreta se conectan por separado al sistema experimental mediante el interruptor TIA-C.



Las mediciones que se realizan sobre el subsistema de potencia son:

- tensiones fase-neutro de la red (v_{abc}^{s}),
- tensión del enlace $dc(v_{dc})$,
- corrientes de línea y neutro en la carga (i_{abcn}^{L}) ,
- corrientes de línea y neutro en el conversor (i_{abcn}^{c}) .

Estas variables son utilizadas en el subsistema de control, en el cual se calculan las corrientes de referencias, los controladores y se generan los pulsos PWM mediante los cuales se sintetiza la corriente de compensación que debe inyectar el conversor de 4-piernas. Esto se revisa en profundidad en la sección 2 del presente capítulo.

A continuación se entrega una descripción de los componentes de la etapa de potencia, enfocándose en el conversor de 4-piernas, la fuente de poder programable y la carga programable.

7.1.1 Conversor *back-to-back*

En la Figura 7.4 se muestra la placa del conversor *back-to-back* utilizado para configurar el conversor de 4-piernas.



Figura 7.4. Conversor back-to-back.

Este conversor *back-to-back* corresponde a un conversor fuente de tensión de dos niveles y 6piernas. Mediante líneas segmentadas se identifican las partes funcionales utilizadas en esta aplicación: rectificador trifásico no-controlado; enlace *dc*; conversor de 4-piernas; circuito receptor de pulsos ópticos PWM (*Rx PWM*); y circuito receptor del *bit* de falla (*Rx Falla*).

El rectificador trifásico no-controlado, ilustrado en la Figura 7.5, es un dispositivo eléctrico que está compuesto por diodos semiconductores y permite transformar una señal trifásica de corriente alterna en una señal de corriente continua.



Figura 7.5. Rectificador trifásico no-controlado.

El rectificador trifásico no-controlado en conjunto con los condensadores del enlace de continua, cuya conexión eléctrica se presenta en la Figura 7.6, forma la fuente de tensión para el conversor de 4-piernas. Los condensadores utilizados permiten obtener una capacitancia equivalente de C_{dc} = 9216 [µF].



Figura 7.6. Conexión de los condensadores del enlace dc.

En el conversor *back-to-back* se utilizan las piernas etiquetadas como A, B, C y N, con lo cual se configura un inversor de 2 niveles y 4-piernas. En general, un inversor es un dispositivo eléctrico que convierte una señal de corriente continua en una señal de corriente alterna. Como ya se ha mencionado, en este caso es de interés un inversor trifásico de 4-piernas, cuya topología se ilustra en la Figura 7.7.



Este dispositivo está compuesto por IGBTs, los cuales mediante técnicas de modulación son disparados para obtener una tensión de amplitud y frecuencia variable en los terminales de salida. Cada pierna consiste en un módulo IGBT modelo SKM50GB123D, cuya disposición de terminales y valores de interés a 25 [°C] son los que se indican en la Figura 7.8 (información obtenida de *data sheet*). Para este conversor la tensión de disparo de los módulos IGBT es aproximadamente ± 16 [V] *dc*.



Figura 7.8. Disposición de terminales del módulo IGBT modelo SKM50GB123D.

Esta configuración de conversor de potencia permite que la tensión de salida oscile entre los niveles $+v_{dc}$ y $-v_{dc}$ de acuerdo a la secuencia de conmutación establecida en la modulación PWM, ver Figura 7.9.



Figura 7.9. Tensión de salida de inversor fuente de voltaje de dos niveles basado en PWM [67].

La componente fundamental de la tensión de salida corresponde a la forma de onda alterna de interés, por ello es necesario filtrar esta tensión para eliminar las componentes de alta frecuencia producidas por el encendido y apagado de los IGBTs.

En este trabajo de tesis se utiliza la técnica de modulación PWM. Esta modulación se basa en la comparación entre una onda sinusoidal (moduladora) y una onda triangular (portadora). Para un PWM trifásico, se comparan tres señales moduladoras desfasadas en 120° con una señal portadora de una determinada frecuencia, tal como se muestra en la Figura 7.10, generando los correspondientes pulsos de disparo, Figura 7.11. Ahora, para lograr el correcto disparo de los IGBTs en cada una de las piernas del inversor se generan las correspondientes señales PWM complementarias, tal como se ilustra en la señal 4 de la Figura 7.10. Lo anterior permite que en

cada pierna se encienda sólo uno de los IGBTs, evitando de esta forma cortocircuitar el enlace de continua.





Figura 7.11. Comparación entre portadora y moduladora [68].

No obstante, a la hora de implementar la modulación PWM se debe asegurar un tiempo de retardo o tiempo muerto entre la señal PWM y la correspondiente señal PWM complementaria, tal como se ejemplifica en la Figura 7.12. Es decir, no basta con generar la señal complementaria, sino que también se debe incluir un tiempo mínimo que permita asegurar que cuando un IGBT comience su proceso de disparo, el otro IGBT de la pierna se encuentre totalmente apagado.



Figura 7.12. Tiempo de retardo [68].

La generación de los pulsos PWM para el conversor de 4-piernas sigue el mismo principio anterior, siendo la frecuencia de conmutación utilizada de 5 [kHz]. Sin embargo, en esta implementación se debe tener la consideración de que los pulsos PWM complementarios y los tiempos muertos se generan en el circuito de recepción de pulsos ópticos PWM, ubicado en la placa del conversor *back-to-back*. Desde la plataforma de control sólo es necesario generar y transmitir los pulsos PWM normales, lo cual se lleva a cabo mediante los 4 canales PWM monofásicos de la plataforma dSPACE utilizada. Para cada pierna el tiempo muerto se fija mediante una resistencia variable tipo SMD (*Surface Mount Device*, del inglés), siendo el valor utilizado $\approx 2,1$ [µs].

Adicionalmente, en la placa del conversor *back-to-back* se incluye un canal de recepción óptico de la señal digital de falla, denominado *Rx Falla*. Este canal permite desactivar todas las piernas del conversor en caso de falla por sobretensión o sobrecorriente. También permite desactivar el conversor cuando se acciona la botonera del subsistema de control.

7.1.2 Fuente de poder programable

La fuente de poder programable corresponde al modelo CSW5550 de la empresa California Instruments, Figura 7.13. Esta fuente de poder se emplea para configurar una red de 4-hilos altamente balanceada y con baja distorsión armónica. Por otra parte, mediante esta fuente de poder se genera el perfil de frecuencia utilizado en esta aplicación. Las principales características de esta fuente de poder se especifican en la Tabla 7.1.



Figura 7.13. Fuente de poder programable modelo CSW5550.

Parámetro	Característica	Especificación		
Entrada	Rango de tensión	187-264 V _{RMS} , 3¢ L-L (3 fases) o 342-457 V _{RMS} , 3¢ L-L (4		
		fases). Se requiere conexión a tierra del chasis.		
	Factor de potencia	Entrada PFC, 0,99PF		
	Rango de frecuencia	47-440 Hz		
Salida	Potencia	5550 VA: 1¢ o 3¢		
	Tensión de salida AC o DC	0-156 V _{RMS} L-N, rango bajo; 0-312 V _{RMS} L-N, rango alto		
	Corriente por fase	Rango bajo: 16 A a 115 V; rango alto: 8 A a 230 V. Corriente		
		disponible en: AC, DC o AC+DC		
	Factor de cresta	3,25:1 (corriente de salida <i>peak</i> de corriente de salida RMS)		
	Rango de frecuencia	DC, 40 Hz-5 kHz		
	THD máximo	0,25%, 40-100 Hz; 0,5%, hasta 500 Hz; y 1%, hasta 1 kHz o más		

Tabla 7.1. Especificaciones de las fuentes de poder programables-series CSW.

Se debe tener presente que esta fuente de poder es no-bidireccional, por ello como medida de protección se incluye un banco de resistivo conectado en estrella en los terminales de salida. El banco resistivo permite consumir el exceso de la energía generada por el conversor de 4-piernas que establezca una corriente hacia la fuente de poder programable. Considerando lo anterior, el diagrama de conexión de la fuente de poder programable utilizado en esta aplicación es el que se ilustra en la Figura 7.14. El valor de la resistencia de protección por fase corresponde a 22 [Ω]/1 [kW].



Figura 7.14. Diagrama de conexión de la fuente de poder programable modelo CSW5550.

Los parámetros configurados en la fuente de poder programable son los que se describen en la Tabla 7.2. Estos parámetros fueron establecidos mediante el panel de control de la fuente de poder (también se puede realizar vía remota).

Table 7.2 Parémetros configurados en la fuente de poder programable

Parámetro	Descripción	Valor	Unidad
Amp	Valor RMS de la tensión de salida (fase-neutro)	85	V
FREC	Frecuencia de la tensión de salida	50	Hz
Phase	Ángulo de fase: <i>a/b/c</i>	0/240/120	0
C_{Lim}	Valor RMS de la corriente máxima por fase	15	А

En la Figura 7.15 se muestra el valor *peak* de la tensión configurada en la fuente de poder programable, la cual es altamente balanceada y sinusoidal.



Figura 7.15. Valor *peak* de la tensión fase-neutro configurada en la fuente de poder programable.

En la Figura 7.16 se presenta el correspondiente espectro de frecuencia de la tensión configurada, donde se observa un valor de THD muy bajo en cada una de las fases.



Figura 7.16. Espectro de la tensión configurada en la fuente de poder programable.

7.1.3 Carga programable

La carga programable utilizada en la implementación corresponde al modelo 3091LD de la empresa California Instruments, esta es una carga alterna con una potencia máxima de disipación de 3 [kW]. Las 3 unidades del modelo 3091LD disponibles permiten configurar una carga trifásica con neutro, Figura 7.17. Para lo anterior una de las unidades 3091LD actúa como maestra y dos como auxiliares. Las tres cargas poseen un control de encendido y un control de potencia. Cabe mencionar que la instalación y puesta en marcha de estas unidades fue realizada por el alumno Matías Canales [69].



Figura 7.17.Carga programable modelo 3091LD.

Adicionalmente, se conectaron inductancias de 2,5 [mH]/20 [A] en cada una de las fases de salida de la carga programable. Lo anterior es con el objeto de atenuar las distorsiones propias de este tipo de cargas (cruces por cero). Luego, el diagrama de conexión de la carga programable utilizado en esta aplicación es el que se muestra en la Figura 7.18.



Figura 7.18. Diagrama de conexión de la carga programable modelo 3091LD.

Mediante los parámetros factor de cresta (FC) y factor de potencia (FP) se pueden definir las características de la corriente de salida de la carga programable. La distorsión de ajusta mediante el parámetro FC, el cual corresponde al cociente entre la corriente máxima y la corriente RMS. El parámetro FP permite definir una carga con componente reactiva. La programación de estos parámetros se realizó mediante el panel de control de la unidad maestra (también se puede realizar mediante control remoto (PC) a través de la conexión RS232-USB).

Los modos de operación utilizados se describen a continuación.

- i) **Corriente Constante (CC).** Se traza un valor de corriente constante, dejando libre la opción de modificar el factor de potencia y el factor de cresta, para cargas no-lineales, lineales y regulación de carga.
- **ii) Resistencia Constante (RC).** Este modo emula una resistencia de potencia (el factor de potencia y el factor de cresta no se pueden modificar).

Cabe mencionar que existen otros 3 modos de operación, los cuales son: tensión constante, potencia constante y cortocircuito.

Mediante el modo de operación CC se generan corrientes no-lineales, permitiendo adicionalmente modificar el factor de potencia e introducir un grado de desbalance. Por ejemplo, en la Figura 7.19 se muestra la forma de onda de la corriente obtenida mediante el modo CC considerando un valor de factor de cresta para la fase *a*, *b* y *c* de 1,458, 1,433 y 1,380 respectivamente. Nótese que el factor de cresta para una carga lineal es igual a $\sqrt{2}$.



El correspondiente espectro de frecuencia se presenta en la Figura 7.20, donde el valor de THD para la fase *a*, *b* y *c* corresponde a 29,99 [%], 20,38 [%] y 10,37 [%] respectivamente.



En la Figura 7.21 se presenta una mejor visualización del espectro de frecuencia. Se observa que se introducen armónicas impares en todo el rango analizado. Lo anterior se debe tener en consideración a la hora de interpretar los resultados de compensación, puesto que únicamente se compensan las armónicas que han sido sintonizadas en el sistema de control de corriente (2^{da}, 3^{ra}, 4^{ta}, 5^{ta}, 6^{ta} y 7^{ma} armónica).



Figura 7.21. Espectro de la corriente generada por la carga programable en modo CC (zoom).

Por otra parte, a través del modo de operación RC se generan corrientes desbalanceadas con factor de potencia unitario. Por ejemplo, para los valores de resistencia de 10 [Ω], 19,6 [Ω] y 13,5 [Ω] (fase *a*, *b* y *c* respectivamente) se obtiene la forma de onda presentada en la Figura 7.22. El espectro de frecuencia de la corriente desbalanceada configurada se visualiza en la Figura 7.23, en donde se observa un pequeño valor de THD en cada fase.



Figura 7.22. Ejemplo de corriente generada por la carga programable en modo RC.



Figura 7.23. Espectro de la corriente generada por la carga programable en modo RC.

En la Figura 7.24 se muestra de forma más clara las componentes armónicas que generan los valores de THDs mencionados anteriormente. Estas componentes se deben tener en cuenta a la hora de analizar los resultados de compensación, especialmente las componentes que no están siendo compensadas como la 9^{na} y 11^{va} armónica.



Figura 7.24. Espectro de la corriente generada por la carga programable en modo RC (zoom).



7.2 Subsistema de control

En la Figura 7.25 se muestra el esquema general de la implementación del subsistema de control del conversor de 4-piernas. En esta etapa, de derecha a izquierda en la Figura 7.25, se realizan las mediciones, adaptaciones de señales, control digital y transmisión de los pulsos PWM. El componente principal en esta etapa es el controlador dSPACE DS1103, en el cual se realiza el control digital y se implementan los algoritmos p-q y CPT. En esta aplicación la plataforma dSPACE es programada completamente usando bloques RTI (*Real-Time Interface*, del inglés) y MATLAB/Simulink.

Mediante tarjetas de transductores LEM se mide la tensión en la red, tensión en el enlace *dc*, corriente en la carga y corriente en el conversor. Sin embargo, dado a que los transductores (tensión o corriente) entregan señales de corriente y el controlador dSPACE DS1103 lee señales de tensión, es necesario el diseño de la Tarjeta de Interfaz Transductor/dSPACE. En el diseño de esta tarjeta también se considera la protección por *hardware* de sobrecorriente/sobretensión. Los pulsos de salida (pulsos de disparo) de las protecciones están etiquetados como *Falla 1, Falla 2 y Falla 3*. Además, se considera la protección por *software* disponible en *bit* IO0 del puerto digital I/O y etiquetado como *Falla sfw*. Las señales de tensión se llevan mediante cable coaxial RG58U a los canales de conversión análogo/digital o ADC (*Analog-to-Digital Converter*, del inglés) del dSPACE.

A partir de las mediciones instantáneas de las corrientes y tensiones mencionadas anteriormente, el control del conversor de 4-piernas tiene como objetivo compensar las corrientes no deseadas en el lado red (fuente de poder programable). Las corrientes no deseadas son calculadas a través de los algoritmos p-q y CPT. El control del conversor se realiza mediante la estrategia de controladores resonantes en paralelo y las señales de control de corriente son sintetizadas mediante la técnica de modulación por ancho de pulsos o PWM. La estimación del tiempo de ejecución del control digital considerando el algoritmo CPT es ≈ 50 [μ s], mientras que considerando el algoritmo p-q es ≈ 42 [μ s]. El tiempo de muestreo utilizado es igual a 200 [μ s].

Los pulsos PWM son generados internamente en el *hardware* de la plataforma dSPACE y quedan disponibles en el conector *Slave* I/O del panel de conectores CP1103 del dSPACE. No obstante, estos pulsos se deben enviar mediante fibra óptica hacia el conversor *back-to-back*, por lo cual fue necesario diseñar la Tarjeta Transmisora de Pulsos Ópticos PWM. Los pulsos son transmitidos mediante esta tarjeta y son recibidos por los respectivos receptores ópticos que se encuentran incorporados en el conversor *back-to-back*.

Adicionalmente, las señales de falla de la Tarjeta de Interfaz Transductor/dSPACE se llevan mediante cable coaxial AWG 1358 a la Tarjeta Transmisora de Pulsos Ópticos PWM (conectores tipo SMA) para desactivar la generación de los pulsos PWM cuando una condición de falla es detectada.

A continuación se detallan los diseños de los PCBs realizados. La descripción tanto de la plataforma dSPACE DS1103 como de los sensores LEM se encuentra en el Anexo A.

7.2.1 Tarjeta de interfaz transductor/dSPACE

La Tarjeta de Interfaz Transductor/dSPACE fue diseñada para cumplir dos funciones. La primera función consiste en la conversión de la señal de corriente entregada por el sensor LEM a una señal de tensión en el rango de ± 10 [V]. Lo anterior se realiza para que las señales puedan ser leídas por los canales ADC de la plataforma dSPACE. Esto se logra mediante el amplificador operacional NE5532 en modo seguidor de tensión, tal como se ilustra en la Figura 7.26. En este circuito la tensión de entrada (V_M), que corresponde a la tensión en la resistencia de medición, es igual a la tensión de salida (V_{ADC}).



Figura 7.26. Circuito de conversión de señal de corriente a tensión.

La corriente nominal en el secundario (I_{SN}) para el sensor LEM de tensión utilizado (LV 20-P) corresponde a 25 [*m*A], con lo cual el cálculo de diseño de la resistencia de medición está dado por (7.1). En la práctica se utiliza una resistencia SMD de 430 [Ω]/0,5 [W], la cual es suficiente ya que se trabaja con un valor de corriente menor al valor nominal.

$$R_{M} = \frac{V_{M}}{I_{SN}} = \frac{10 [V]}{25 [mA]} = 400 [\Omega]$$

$$P_{R_{M}} = V_{M} \cdot I_{SN} = 10 [V] \cdot 25 [mA] = 0.25 [W]$$
(7.1)

De forma análoga, la corriente nominal en el secundario del sensor LEM de corriente utilizado (LA 55-P) es 50 [mA], con lo cual el diseño de la resistencia de medición corresponde a 200 $[\Omega]/0,5$ [W].

La segunda función de esta tarjeta consiste en detectar la condición de falla de sobretensión/sobrecorriente. Lo anterior permite desactivar el conversor de 4-piernas ante una condición anómala, lo cual se denomina protección por *hardware*. Las etapas de esta protección son: generación de los umbrales, comparación de la medición con respecto a los umbrales y el enclavamiento de la señal digital de falla. A continuación se entregan mayores detalles de las etapas del circuito de protección por *hardware*.

En la Figura 7.27 se presenta el esquema para la generación de los umbrales de protección de sobretensión/sobrecorriente. Mediante un amplificador operacional NE5532 en modo seguidor de tensión y otro en modo inversor se genera el umbral positivo (V_{falla+}) y negativo (V_{falla+}) respectivamente. Estos umbrales son establecidos mediante una resistencia ajustable de 10 [k Ω]/0,125 [W].



Figura 7.27. Generación de los umbrales de falla positivo y negativo.

En la Figura 7.28 se ilustra el circuito de comparación, basado en el comparador LM319; y el circuito de enclavamiento, basado en el *flip-flop* JK 74LS73. La comparación se realiza entre la señal de salida del circuito de conversión corriente/tensión (ver Figura 7.26) y los umbrales de falla positivo y negativo. Para lo anterior, la señal V_{ADC} se lleva al rango de tensión 0-5 [V] mediante un divisor de tensión, ya que el comparador LM319 opera en este rango. Las salidas de las comparaciones se conectan a una compuerta NAND 74LS30, la cual cambia de estado bajo a estado alto durante el periodo de falla. Para la condición anterior y con el objetivo de detener la generación de los pulsos PWM se implementa un enclavamiento mediante el *flip-flop* JK, indicando la condición de falla con el encendido del LED rojo (R). Para verificar si la falla ha sido despejada se debe reiniciar el *flip-flop* mediante el *switch* SW, la falla es despejada cuando el LED verde (G) se enciende.



Figura 7.28. Esquema del circuito de comparación y enclavamiento de la señal de falla.

En la Figura 7.29 se presenta el PCB de la Tarjeta de Interfaz Transductor/dSPACE diseñada mediante el *software* Altium Designer.



Figura 7.29. Diseño PCB de la Tarjeta de Interfaz Transductor/dSPACE.

En la Figura 7.30 se muestra la placa impresa soldada y testeada en las estaciones del Laboratorio de Electrónica de Potencia, Máquinas & Control. La tarjeta consiste de 4 canales de conversión de corriente a tensión, más un canal que entrega el estado de falla. Posee terminales de alimentación de ± 15 [V] dc y +5 [V] dc. Las señales de entradas, provenientes de los sensores

LEM, se conectan mediante un conector tipo DB-9 y todas las salidas quedan disponibles mediante conectores tipo BNC.



Figura 7.30. Tarjeta de Interfaz Transductor/dSPACE:a) vista capa superior; b) vista capa inferior.

En esta aplicación se utilizan tres Tarjetas de Interfaz Transductor/dSPACE, una para las señales de tensión (red y enlace dc) y dos para señales de corriente (carga y conversor). Las salidas de los 12 canales de conversión de corriente a tensión se llevan mediante cable coaxial RGU58 a los canales ADC del panel de conectores CLP1103. Y las salidas de los 3 canales que indican el estado se falla se llevan a través cable AWG 134 a la Tarjeta Transmisora de Señales Ópticas.

7.2.2 Tarjeta transmisora de señales ópticas

Como ya se ha mencionado, esta tarjeta se diseña con la misión de transmitir mediante fibra óptica los pulsos PWM desde la plataforma dSPACE hacia el conversor de 4-piernas. Además, se encarga de enviar la señal digital para desactivar los pulsos PWM en el conversor cuando una condición de falla es detectada.

La Figura 7.31 corresponde al esquematico utilizado en el diseño de la tarjeta transmisora. La tarjeta consta de 10 canales para la transmisión de pulsos ópticos, de los cuales 6 corresponden a pulsos PWM trifásicos y 4 a pulsos PWM monofásicos. Por otra parte, posee 4 canales de recepción para señales digitales de falla y un *switch* para la activación manual (botonera).

Las señales PWM se generan internamente en la plataforma dSPACE y quedan disponibles en el conector conector *Slave* I/O. La transmisión de estas señales se realiza en base al *buffer* 74HC541 D y al transmisor óptico T-1521Z.



Figura 7.31. Esquemático del circuito transmisor de señales ópticas.

La señal digital de falla *Tx Falla* se genera a partir de una compuerta OR 74LS32, cuya salida es activada si alguna de las siguientes condiciones se cumple:

- activación del switch manual SW (botonera de seguridad del subsistema de control),
- activación de alguna de las señales de falla (*Falla 1, Falla 2 o Falla 3*),
- activación de la protección por software (Falla sfw).

La señal *Tx Falla* permite desactivar la transmisión de pulsos PWM mediante los pines de habilitación del IC 74HC541 D. Lo anterior permite evitar la ocurrencia de un cortocircuito del enlace *dc* ante una condición de falla o simplemente detener la transmisión de los pulsos ópticos de forma manual. En la Figura 7.32 se muestra el PCB de la Tarjeta Transmisora de Señales Ópticas diseñada mediante el *software* Altium Designer.



Figura 7.32. Diseño PCB de la Tarjeta Transmisora de Señales Ópticas.

En la Figura 7.33 se presenta la Tarjeta Transmisora de Señales Ópticas diseñada, la cual se inserta en el conector *Slave* I/O del panel de conectores del dSPACE. Esta tarjeta se alimenta directamente desde la tensión de +5 [V] *dc* disponible en conector *Slave* I/O. En esta aplicación se utilizan los 4 canales PWM monofásicos (PWM A, PWM B, PWM C y PWM N). Cabe mencionar que se adaptó el canal trifásico SPWM5 para transmitir la señal digital de falla (*Tx Falla*) hacia la electrónica del conversor de 4-piernas.



Figura 7.33. Tarjeta Transmisora de Señales Ópticas PWM.

7.3 Programación del dSPACE DS1103

La programación de la plataforma dSPACE se puede llevar a cabo mediante lenguaje C o a través de bloques Simulink en Matlab. En este caso la programación se realizó completamente mediante Simulink y es en lo cual se enfoca esta sección.

En la Figura 7.34 se ilustran los pasos generales para la programación de una aplicación mediante Simulink. Esta programación se realiza a partir de bloques RTI disponibles en la librería *rti1103* de la plataforma dSPACE, para tener acceso a ella se debe ingresar el comando *rti1103* en el *workspace* de Matlab. El modelo se construye en MATLAB/Simulink y al compilarlo se genera la correspondiente aplicación en tiempo real y es cargada al controlador DS1103 PPC (se genera un código en lenguaje C). Finalmente, mediante el *software* ControlDesk se pueden visualizar las variables y realizar cambios en tiempo real sobre la aplicación. En el Anexo B se encuentran mayores detalles de los pasos para la programación en Simulink de la plataforma dSPACE DS1103, el cual está basado en los documentos [70] y [71].



Figura 7.34. Diagrama para la programación MATLAB/Simulink de la plataforma dSPACE DS1103.

En la Tabla 7.3 se presentan los bloques ADC, en los cuales el rango de tensión de lectura es ± 10 [V] y el correspondiente rango de salida en Simulink es ± 1 (dato tipo *double*).

Bloque	Canales	Bloque RTI
DS1103MUX_ADC_CON1 (2-3-4) (4 conversores A/D paralelos, cada uno con 4 canales multiplexados)	ADCH1 ADCH16	MUX ADC DS1103MUX_ADC_CON1
DS1103ADC_C17 (18-19-20) (4 conversores A/D paralelos, cada uno con 1 canal)	ADCH17 ADCH20	ADC DS1103ADC_C17

Mediante el bloque DS1103MUX_ADC_CON1 se realiza el muestreo de las tensiones faseneutro en la red y la tensión en el enlace *dc*, tal como se muestra en la Figura 7.35. De forma análoga, a través del bloque DS1103MUX_ADC_CON3 se muestrean las corrientes de línea y neutral en el conversor de 4-piernas. Y con el bloque DS1103MUX_ADC_CON4 se muestrean las corrientes de línea y neutral en la carga. Se agrega una ganancia en cada canal ADC para escalar las variables a valores reales. Esta ganancia depende de la razón de transformación de los sensores, la resistencia de medición y el ADC. Adicionalmente, se compensa el *offset* de medición al inicio de la aplicación.



Figura 7.35. Muestreo de la tensión de red y enlace dc.

En la Figura 7.36 se presentan los bloques de generación de las corrientes de compensación (algoritmo p-q y CPT). Estas corrientes corresponden a las referencias del sistema de control de corriente, el cual se implementa de forma paramétrica y en tiempo discreto en una función MATLAB/Simulink. Por otra parte, la programación considera las protecciones por *software*, permitiendo visualizar los estados de falla mediante el panel CLP1103.



Figura 7.36. Generación de corrientes de compensación (algoritmo *p-q* y CPT).

En la plataforma dSPACE es posible realizar la programación de señales PWM monofásicas, trifásicas y vectoriales, tal como se especifica en los bloques RTI de la Tabla 7.4. El rango de

tensión de salida corresponde a niveles TTL (*Transistor-Transistor Logic*, del inglés) y el rango de corriente de salida es \pm 13 [*m*A]. Las siguientes consideraciones se deben tener presente a la hora de utilizar los bloques de generación de señales PWM:

- no es posible utilizar al mismo tiempo el bloque PWM trifásico y el bloque PWM vectorial,
- es posible utilizar al mismo tiempo el bloque PWM trifásico (vectorial) y el bloque PWM monofásico,
- sólo los bloques PWM trifásico y PWM vectorial generan una señal de interrupción PWM, disponible en el bloque DS1103SLAVE_PWMINT.

Bloque de Generación PWM	Señal	Descripción	Bloque RTI
	ST2PWM	Ch1	> PWM Channel 1
DE1102EL DED DWM	SPWM7	Ch2	> PWM Channel 2
(generación de Señal PWM monofásica)	SPWM8	Ch3	> PWM Channel 3
	SPWM9	Ch4	> PWM Channel 4
			DS1103SL_DSP_PWM
	SPWM1	Fase 1	
	SPWM3	Fase 2	>Duty cycle a >T1 / Tp
DS1103SL_DSP_PWM3 (generación de Señal PWM trifásica)	SPWM5	Fase 3	>Duty cycle b >T≥ / Tp
DS1103SL_DSP_PWMSV	SPWM2	Fase 1 (invertida)	> Duty cycle c > Sector
(generación de señal PWM vectorial)	SPWM4	Fase 2 (invertida)	2 PWM Stop 2 PWM Stop 2 DS1103SL_DSP_PWM3 DS1103SL_DSP_PWMSV
	SPWM6	Fase 3 (invertida)	
DS1103SL_SLAVE_PWMINT (interrupción de controlador de la DS1103)	ST1PWM		DS1103SLAVE Board PWM-Interrupt DS1103SLAVE_PWMINT

Tabla 7.4. Bloques de generación de señales PWM de la plataforma dSPACE DS1103.

En esta aplicación únicamente se requiere generar 4 pulsos PWM, ya las señales complementarias y el tiempo muerto se generan en la electrónica del conversor de 4-piernas. En base a lo anterior se utiliza el bloque PWM monofásico DS1103SL_DSP_PWM. En la configuración de este bloque se debe especificar la frecuencia de conmutación (PWM *frecuency*), la cual en esta aplicación corresponde de 5 [kHz]. Además, se deben establecer los estados de inicialización de la generación de las señales PWM, así como también los estados de detención de las mismas.

En la Figura 7.37 se muestra la aplicación creada en el entorno Simulink. El bloque PWM monofásico DS1103SL_DSP_PWM genera los pulsos para sintetizar las corrientes de embargo, fue necesario incluir compensación. Sin el bloque PWM trifásico DS1103SL_DSP_PWM3 con el único propósito de generar la señal de interrupción para sincronizar el muestreo con las señales PWM. El bloque DS1103SL DSP PWM3 se configura con la misma frecuencia de conmutación que el bloque PWM monofásico. En el subsistema etiquetado como Function-Call Subsystem se muestrean las tensiones y corrientes, se generan las corrientes de compensación y se implementa el control de las mismas. Este subsistema entrega las señales de control M_{aben} y la señal *stop* de la protección por *software*.


Figura 7.37. Aplicación creada en Simulink para el control del conversor de 4-piernas.

7.4 Pruebas preliminares

En esta sección se presentan algunas pruebas de verificación del correcto funcionamiento del prototipo experimental. Las pruebas consisten en comprobar el correcto disparo de los módulos IGBT, el funcionamiento de la sincronización conversor-red y el desempeño del control resonante (componente fundamental).

7.4.1 Disparo de los módulos IGBT

La prueba consiste en enviar pulsos PWM monofásicos desde la Tarjeta Transmisora de Pulsos Ópticos hasta el conversor de 4-piernas. Cabe recordar que en el conversor se genera la señal PWM complementaria (\overline{PWM}), el tiempo muerto y la tensión necesaria para el disparo de los IGBTs. La frecuencia de conmutación para esta prueba es de 5 [kHz] y el ciclo de trabajo de 50%.

En la Figura 7.38-a se muestran los pulsos PWM y PWM medidos entre los terminales compuerta (*gate* en inglés) y emisor del módulo IGBT correspondiente a la fase *a*. Se verifica la correcta generación del pulso PWM complementario, siendo los parámetros de frecuencia de conmutación y ciclo de trabajo acordes con los establecidos. La tensión de disparo de los IGBTs se encuentra dentro del rango permitido (V_{GE, MAX} = ± 20 [V] *dc*), siendo el valor medido ± 16 [V] *dc* aproximadamente.



Figura 7.38. Pulsos de disparo en el módulo IGBT de la fase a.

La Figura 7.39 corresponde a la verificación del tiempo muerto, el cual fue establecido en la electrónica del conversor y su valor es $\Delta X \approx 2,1$ [µs]. Todo lo anterior fue verificado en las 4piernas del conversor con el enlace dc sin energía.



Figura 7.39. Tiempo muerto en el módulo IGBT de la fase a.

7.4.2 Sincronización conversor-red

Para la sincronización del conversor de 4-piernas con la red (fuente de poder programable) es necesario que las tensiones en cada una de las fases posean la misma amplitud, frecuencia y fase. Para esto el control del conversor se pre-alimenta con la tensión fase-neutro de la red y se controla cero corriente, con lo cual se obtienen las correspondientes señales moduladoras. Considerando la fase a, en la Figura 7.40 se ilustra la tensión medida en la red y tensión faseneutro sintetizada por el conversor antes de la sincronización.



Figura 7.40. Formas de ondas antes de la sincronización conversor-red (fase a).

De esta forma se logra que la componente fundamental de la señal sintetizada adquiera una amplitud, frecuencia y fase similar a la tensión medida en la red en el instante de la sincronización.

7.4.3 Desempeño del control resonante

Para probar el desempeño del control resonante se consideran los siguientes valores: $v_{dc} = 400$ [V] dc, $C_{dc} = 9216 \ [\mu F]$ y $L^c = 5 \ [mH]$. En esta prueba se inyecta corriente activa balanceada a la red considerando una carga resistiva en conexión estrella de 10 $\ [\Omega]/2$ [kW] por fase en los terminales de salida de la fuente de poder programable. La referencia de corriente se obtiene mediante la transformación dq/abc. En la Figura 7.41 se presenta el desempeño del sistema de control de corriente (componente fundamental). Los datos para este análisis fueron capturados mediante la plataforma dSPACE.



a) corriente de referencia vs corriente medida; b) error.

Se realiza un cambio tipo escalón en la corriente de referencia de 5 a 10 [A] *peak* en el instante t = 0,1714 [s]. Se observa que los controladores logran la referencia de forma rápida y con errores acotados en estado transiente. En la Figura 7.42 se muestra el correspondiente desempeño del sistema de control de corriente visualizado en el osciloscopio.



8. Resultados experimentales

En este capítulo se presentan los resultados experimentales obtenidos bajo distintas condiciones de operación en la corriente de carga y frecuencia de la red. La validación experimental de la topología de APF de 4-piernas propuesta en esta aplicación se ha realizado teniendo en cuenta las condiciones de funcionamiento de la microrred ubicada en la comunidad *Kasabonika Lake First Nation*, Ontario, Canadá, la cual fue descrita en el Capítulo 2. Por lo tanto, los valores de THDs y grados de desbalance en las corrientes así como el perfil de variación de frecuencia se basan principalmente en los datos medidos en dicha microrred.

Las condiciones de operación de la microrred en estudio, medidas durante la estación de verano, se presentan en la Tabla 8.1. Los valores de interés para esta aplicación son la corriente RMS y THD en cada fase. Los valores de las corrientes se transforman, mediante análisis por unidad, para que pueden ser manejadas por el sistema experimental. Por su parte, los datos de distorsión armónica se utilizan directamente como referencias en la carga programable.

Tabla 8.1. Condiciones de operación de la microrred en estudio.					
Variable	Valor	Unidad			
Potencia activa $a+b+c$	458,41	kW			
Potencia reactiva $a+b+c$	78,69	kVAR			
Tensión RMS fase a	605,09	V			
Tensión RMS fase b	600,01	V			
Tensión RMS fase c	593,58	V			
Corriente RMS fase a	172,50	А			
Corriente RMS fase b	333,07	А			
Corriente RMS fase c	247,14	А			
Corriente desbalanceada (secuencia negativa)	18,70	А			
Corriente desbalanceada (secuencia cero)	20,74	А			
THD corriente fase <i>a</i>	7,49	%			
THD corriente fase b	5,63	%			
THD corriente fase c	5,25	%			
Factor de potencia	0,99	-			

En la Figura 8.1 se presentan los datos correspondientes a la variación de frecuencia para esta microrred. Estos datos fueron escalados a una frecuencia base de 50 [Hz], valor nominal utilizado en Chile, con un rango de variación de ± 2 [Hz] y una escala de tiempo de 10 [s]. La referencia de frecuencia para la fuente de poder programable consiste en una aproximación por tramos mediante rectas de los datos escalados. El perfil de frecuencia obtenido se muestra en la correspondiente prueba de variación de frecuencia.



Los valores de corriente y THD indicados en la Tabla 8.1 fueron utilizados como un marco de referencia para las pruebas bases de operación. Adicionalmente, se presentan resultados experimentales de compensación de corrientes de carga con índices de distorsión armónica más severos, componentes de corriente *dc* e impactos de carga monofásicos. Cabe mencionar que se analizan en profundidad las pruebas más severas, no obstante, los resultados de todas las pruebas son tabulados.

Las pruebas experimentales realizadas para probar el desempeño del APF de 4-piernas se pueden dividir en dos grupos: pruebas de estado estacionario y pruebas dinámicas. Para probar la respuesta en estado estacionario se consideraron las siguientes condiciones de operación en la corriente de carga:

- i) corriente desbalanceada,
- ii) corriente no-lineal con componentes de 3^{ra}, 5^{ta} y 7^{ma} amónica,
- iii) corriente no-lineal desbalanceada con componentes de 3^{ra}, 5^{ta} y 7^{ma} amónica,
- iv) corriente no-lineal con componentes dc y 2^{da} , 4^{ta} y 6^{ta} amónica.

Las pruebas dinámicas consisten en impactos de carga monofásicos y variación de la frecuencia de la fuente de poder programable. Los impactos de carga monofásicos se realizaron bajo la condición de operación i) y iv). Mientras que las pruebas experimentales considerando variación de frecuencia se llevaron a cabo para la condición de operación i) y ii).

Los parámetros del sistema experimental utilizados en estas pruebas son los que se presentan en la Tabla 8.2. Cabe recordar que la tensión de la red se considera sinusoidal balanceada en todas las pruebas, siendo la frecuencia de operación fija de 50 [Hz] o variable dependiendo del caso. Los parámetros que definen la corriente de carga y el perfil de frecuencia se especifican en cada prueba.

Parámetro	Descripción	Valor	Unidad
f_m	Frecuencia de muestreo	5	kHz
V_{dc}	Tensión del enlace dc	400	V
v^s	Valor <i>peak</i> de la tensión de red (fase-neutro)	120	V
f_s	Frecuencia de la tensión de red	50	Hz
i _{max}	Valor peak de la corriente máxima por fase	12	А

Tabla 8.2. Parámetros del sistema experimental

A continuación se presentan los resultados de compensación de la corriente del lado red (fuente de poder programable) bajo las distintas condiciones de operación que fueron mencionadas anteriormente. En las pruebas de estado estacionario se discuten las formas de ondas y espectros de frecuencias de las corrientes vistas por la fuente de poder programable. Las formas de ondas fueron obtenidas mediante el osciloscopio Keysight DSO-X 3024T y los espectros de frecuencias a través del analizador de potencia Hioki 3196. Por su parte, las pruebas dinámicas se analizan mediante el valor absoluto, en el caso del impacto de carga monofásico; y mediante el valor RMS, en el caso de la variación de frecuencia. En cada prueba, se presentan los resultados de compensación del APF basado en la teoría CPT. Adicionalmente, se presentan algunos resultados obtenidos considerando el clásico algoritmo p-q.

8.1 Compensación de corriente desbalanceada

El valor *peak* de la corriente en las fases *a*, *b* y *c* escaladas a partir de los datos de la Tabla 8.1 y Tabla 8.2 son 12 [A], 6,12 [A] y 8,88 [A] respectivamente. Estas corrientes se generaron a través de la carga programable en el modo de operación RC, siendo los valores de resistencia utilizados los que se presentan en la Tabla 8.3.

Tabla 8.3. Parámetros de la carga desbalanceada.
--

Parámetro	Descripción	Valor	Unidad
R_a^L	Resistencia de carga en la fase a	10,0	Ω
$R_b{}^L$	Resistencia de carga en la fase b	19,6	Ω
R_c^{L}	Resistencia de carga en la fase c	13,5	Ω

En la Figura 8.2 se presenta la forma de onda de corriente resistiva desbalanceada y su componente neutral generada mediante la carga programable. Sin considerar la operación del APF de 4-piernas toda esta corriente debe ser suministrada por la fuente de tensión programable, es decir, la fuente debe suministrar componentes de corrientes no deseadas. En este caso, las componentes no deseadas corresponden a la secuencia negativa y una considerable componente de secuencia cero.



El objetivo de control es lograr que el APF de 4-piernas suministre todas las componentes de corrientes no deseadas y permita de esta forma obtener corrientes balanceadas y sinusoidales desde el punto de vista de la red. En otras palabras, lo que se desea es que la fuente de poder programable suministre una componente de corriente activa, sinusoidal y balanceada. Lo descrito anteriormente se aplica a todas las pruebas experimentales que se revisan en este trabajo de tesis.

En la primera parte de esta prueba se analiza el desempeño de la compensación ante la condición de corriente de carga desbalanceada mostrada en la Figura 8.2. Luego, se ilustra la generación de corrientes ocultas por parte de la teoría p-q y se presentan los resultados de compensación considerando un impacto de carga monofásico. Y finalmente se presenta el desempeño del lazo de regulación de la tensión del enlace dc ante un impacto de carga monofásico tanto positivo como negativo.

8.1.1 Respuesta en estado estacionario

La Figura 8.3 corresponde a la forma de onda de la corriente compensada (a-b-c y neutro) cuando se encuentra operando el filtro activo de 4-piernas basado en el algoritmo CPT. La corriente compensada corresponde a la corriente vista desde el lado red. En particular para esta aplicación la corriente compensada corresponde a la corriente suministrada por la fuente de poder programable. Se observa claramente una forma de onda de corriente balanceada y sinusoidal, lo cual es consistente con el valor de corriente neutral entorno a cero. Luego, el APF de 4-piernas basado en el algoritmo CPT logra mitigar las componentes de corrientes no deseadas desde la fuente de poder programable.



Figura 8.3. Corriente compensada mediante la teoría CPT.

Para lograr las corrientes sinusoidales balanceadas mostradas en la Figura 8.3, el APF de 4piernas debe sintetizar las corrientes de compensación generadas mediante la teoría CPT. En la Figura 8.4 se presentan estas corrientes de compensación, las cuales son controladas por la componente fundamental del sistema de control de corriente (control resonante).



Figura 8.4. Corriente de compensación mediante la teoría CPT.

A continuación se presenta el análisis espectral de la respuesta en estado estacionario. En la Figura 8.5 se ilustra el espectro de frecuencia de la corriente vista por la fuente de poder programable antes de activar el APF de 4-piernas. En este caso, como se trata de una carga lineal desbalanceada sólo se tiene la componente fundamental de corriente en cada fase (valor *peak*). Cabe recordar que la carga programable introduce una pequeña distorsión en la corriente, la cual se indica en la parte superior de la Figura 8.5.



En la Figura 8.6 se muestra el espectro de frecuencia de la corriente vista por la fuente de poder programable después de activar el APF de 4-piernas basado en el algoritmo CPT. Se observa que las amplitudes de las componentes fundamentales son bastante balanceadas, siendo la corriente

por el conductor neutro minimizada. Por otra parte, las pequeñas componentes armónicas no son afectadas mayormente por la operación del APF de 4-piernas.



Figura 8.6. Espectro de la corriente compensada mediante la teoría CPT.

Para finalizar con la prueba de estado estacionario en relación a la compensación de desbalance, en la Tabla 8.4 se resumen los resultados obtenidos para el algoritmo CPT. Adicionalmente, se presentan los valores obtenidos mediante el algoritmo p-q. Los datos corresponden al valor RMS de la corriente fundamental (I_{fund}) antes y después de activar el APF de 4-piernas. Los resultados obtenidos mediante ambos algoritmos son similares, verificando de esta forma la operación del APF de 4-piernas bajo la condición de carga desbalanceada.

Fase	Antes de la compensación	Compensación: CPT	Compensación: p-q
	Ifund [ARMS]	Ifund [ARMS]	Ifund [ARMS]
Fase a	8,242	6,271	6,246
Fase b	4,263	6,090	6,114
Fase c	6,105	6,162	6,176
Neutro	3,404	0,205	0,166

Tabla 8.4. Resumen de los resultados de compensación de corriente desbalanceada.

8.1.2 Generación de corrientes ocultas cuando la teoría p-q es aplicada

Es bien conocido que en algunos casos la teoría p-q puede introducir corrientes ocultas, lo cual significa que la corriente de referencia generada por el algoritmo p-q contiene componentes de corriente que no están presentes en la carga. Estas componentes de corriente son inyectadas por el APF en el PCC y representan componentes no deseadas. Para estudiar este tema, se han desarrollado algunas pruebas experimentales usando la carga desbalanceada de la Tabla 8.3. El objetivo es compensar en una magnitud diferente la componente oscilatoria de las potencias real e imaginaria de la teoría p-q. Considerando lo anterior y en base a los resultados de la Figura 8.7 es

posible concluir que la teoría *p*-*q* introduce un armónico de tercer orden, el cual no está presente en la corriente de carga en estudio.



a) $\tilde{p} = 100 \, [\%] \, \text{y} \, \tilde{q} = 100 \, [\%]; \, \textbf{b}) \, \tilde{p} = 50 \, [\%] \, \text{y} \, \tilde{q} = 100 \, [\%]; \, \textbf{c}) \, \tilde{p} = 100 \, [\%] \, \text{y} \, \tilde{q} = 50 \, [\%].$

En la Figura 8.7-a se presenta la corriente suministrada por la fuente de poder considerando la compensación total de las potencias oscilantes real e imaginaria, donde se observa que se logra un desempeño excelente. Sin embargo, en la Figura 8.7-b y c se presenta la corriente suministrada considerando la compensación total de una de las potencias oscilantes y la compensación parcial de la otra, observándose de forma clara una componente de 3^{ra} armónica. Luego, se verifica la existencia de corrientes ocultas cuando las potencias oscilantes real e imaginaria se compensan en una proporción diferente. Y en el caso particular de la corriente de carga desbalanceada analizada se verifica la existencia de una componente armónica de tercer orden.

8.1.3 Respuesta ante impacto de carga monofásico

Sobre la condición de operación definida por la Tabla 8.3 se realiza un impacto de carga en la fase *b* de 19,6 [Ω] a 8 [Ω], lo cual incrementa la corriente *peak* de 6,12 [A] a 15 [A] en esta fase. Esta prueba es llevada a cabo utilizando el modo de operación RC de la carga programable.

A continuación se muestra la respuesta dinámica del APF de 4-piernas ante este impacto de carga. Para esto en el algoritmo CPT se consideran dos filtros digitales con distinta frecuencia de

corte (f_c): 10 [Hz] y 20 [Hz]. Cabe recordar que el tipo de filtro digital utilizado corresponde a un filtro *Butterworth* pasa bajo de 5^{to} orden.

8.1.3.1 Respuesta con filtro digital de $f_c = 10$ [Hz]

En la Figura 8.8 y Figura 8.9 se presenta la corriente *a-b-c* y neutral suministrada por la fuente de poder programable (corriente compensada) respectivamente. El impacto de carga ocurre en la primera división de la escala de tiempo a la izquierda del instante t = 0 [s]. Se observa una buena respuesta dinámica del APF de 4-piernas, logrando adaptase a la nueva condición en la carga.



Figura 8.8. Corriente *a-b-c* compensada mediante la teoría CPT con filtro digital de $f_c = 10$ [Hz].



Figura 8.9. Corriente neutral compensada mediante la teoría CPT con filtro digital de $f_c = 10$ [Hz].

En la Figura 8.10 se muestra la corriente de compensación medida en la salida del APF de 4piernas. Se observa claramente el cambio en la amplitud de las formas de ondas, logrando de esta manera compensar la nueva condición en la corriente de carga.



Figura 8.10. Corriente de compensación mediante la teoría CPT con filtro digital de $f_c = 10$ [Hz].

Si bien la respuesta dinámica considerando el filtro digital de 10 [Hz] es aceptable, esta puede ser mejorada considerando un filtro más rápido como el que se revisa a continuación.

8.1.3.2 Respuesta con filtro digital de $f_c = 20$ [Hz]

En la Figura 8.11-Figura 8.13 se exponen las formas de ondas obtenidas en la compensación del impacto de carga monofásico considerando el algoritmo CPT con un filtro digital sintonizado a una frecuencia de corte de 20 [Hz].



Figura 8.11. Corriente *a-b-c* compensada mediante la teoría CPT con filtro digital de $f_c = 20$ [Hz].



Figura 8.12. Corriente neutral compensada mediante la teoría CPT con filtro digital de $f_c = 20$ [Hz].



Figura 8.13. Corriente de compensación mediante la teoría CPT con filtro digital de $f_c = 20$ [Hz].

De las figuras anteriores, se observa claramente la mejor respuesta dinámica obtenida en este caso. Esto muestra la importancia que tiene el filtro digital en el desempeño dinámico del APF de 4-piernas ante una condición de carga severa, como lo es un impacto de carga monofásico.

8.1.3.3 Análisis del desempeño dinámico

Para obtener una mejor visualización de los resultados de la prueba de impacto de carga monofásico, se procedió a obtener el valor absoluto de la corriente trifásica compensada. Este valor absoluto se define como $\|i_{abc}{}^{s}\| = \sqrt{\frac{2}{3}(i_{a}^{s^{2}} + i_{b}^{s^{2}} + i_{c}^{s^{2}})}$. En base a lo anterior, en la Figura 8.14 se presenta la comparación del desempeño dinámico entre el filtro digital de $f_{c} = 10$ [Hz] y $f_{c} = 20$ [Hz] para el algoritmo CPT, donde el impacto de carga monofásico ocurre en el instante t = 0 [s].



Figura 8.14. Valor absoluto de la corriente *a-b-c* compensada mediante la teoría CPT con: **a**) filtro digital de $f_c = 10$ [Hz]; **b**) filtro digital de $f_c = 20$ [Hz].

En la Figura 8.15 se presenta la dinámica de la corriente neutral ante el impacto de carga monofásico para ambos filtros digitales.



Figura 8.15. Corriente neutral compensada mediante la teoría CPT con: **a**) filtro digital de $f_c = 10$ [Hz]; **b**) filtro digital de $f_c = 20$ [Hz].

Se verifica que la respuesta más rápida se logra mediante el filtro digital de frecuencia de corte de 20 [Hz], en desmedro del filtro digital de $f_c = 10$ [Hz]. El filtro de $f_c = 20$ [Hz] se demora aproximadamente 2 ciclos en lograr la compensación, mientras que el filtro de $f_c = 10$ [Hz] se

demora el doble. En resumen, una frecuencia de corte más alta en el filtro pasa bajo asegura una dinámica más rápida, sin embargo, se debe tener en consideración de que existe un compromiso entre el desempeño dinámico y la respuesta de la compensación en estado estacionario.

8.1.4 Regulación de la tensión del enlace dc

La última prueba que se presenta en relación a la compensación bajo la condición de corriente desbalanceada es la regulación de la tensión del enlace dc y en particular considerando la teoría p-q. Para probar el desempeño del controlador asociado a esta variable se considera tanto un impacto positivo (de 6,12 [A] a 15 [A] en valor *peak*) como negativo (de 15 [A] a 6,12 [A] en valor *peak*) en la corriente de carga de la fase b.

8.1.4.1 Respuesta ante impacto de carga monofásico positivo

En la Figura 8.16 se muestra la dinámica de la corriente compensada en cada una de las fases y el conductor neutro para la condición de impacto de carga monofásico positivo. Una pequeña porción de esta corriente corresponde a la corriente necesaria para mantener cargado el enlace *dc*.



En la Figura 8.17 se ilustra el desempeño dinámico de la regulación de la tensión del enlace dc bajo la condición de la carga en estudio. Se observa una rápida respuesta en el control de la tensión del enlace dc cuando ocurre el impacto de carga monofásico positivo. La regulación a 400 [V] dc se logra en ≈ 600 [ms] con un sobrepaso muy acotado.



8.1.4.2 Respuesta ante impacto de carga monofásico negativo

La Figura 8.18 corresponde a la dinámica de la corriente en la fuente programable para la condición de impacto de carga monofásico negativo y considerando la regulación de la tensión del enlace dc.



La respuesta del control de la tensión del enlace *dc* cuando ocurre el impacto de carga monofásico negativo se presenta en la Figura 8.19. Al igual que en el caso del impacto de carga

positivo, la regulación a 400 [V] *dc* se logra en aproximadamente 600 [*ms*] con un sobrepaso muy pequeño.



Figura 8.19. Tensión en el enlace dc ante impacto de carga monofásico negativo.

Este resultado y el anterior comprueban el correcto funcionamiento del lazo de control de tensión dc, el cual es necesario para compensar las pérdidas del sistema principalmente cuando el condensador del enlace dc se encuentra flotando. Un resultado análogo se obtiene mediante el algoritmo CPT.

8.2 Compensación de corriente no-lineal

En esta prueba experimental se estudian dos casos de distorsión armónica. El primero consiste en una distorsión armónica leve, la cual está dada por valores de THDs muy cercanos a los datos de la microrred mostrados en la Tabla 8.1. El segundo caso consiste en una distorsión más severa con un valor de THD diferente en cada fase. Los parámetros utilizados para generar las corrientes no-lineales en la carga programable se muestran en la Tabla 8.5 (distorsión leve) y Tabla 8.6 (distorsión severa). Estos parámetros fueron establecidos mediante el modo de operación CC. Ambas pruebas se llevaron a cabo considerando una corriente fundamental balanceada. A continuación se revisa la prueba de distorsión severa y al final se entrega un resumen con los resultados de ambas pruebas.

Parámetro	Descripción	Fase a	Fase b	Fase c	Unidad
i^L	Corriente RMS	8,5	8,5	8,5	А
FC	Factor de cresta	1,458	1,433	1,380	-
THD	Distorsión armónica	7,68	5,54	5,17	%
FP	Factor de potencia	0,99	0,99	0,99	-

Tabla 8.5. Parámetros de la carga no-lineal: distorsión leve.

Tabla 8	Tabla 8.6. Parámetros de la carga no-lineal: distorsión severa.						
Parámetro	Descripción	Fase a	Fase b	Fase c	Unidad		
i^L	Corriente RMS	8,5	8,5	8,5	А		
FC	Factor de cresta	1,652	1,561	1,478	-		

29,95

0.99

19,75

0.99

9.97

0,99

%

Distorsión armónica

Factor de potencia

En la Figura 8.20 se presenta la forma de onda de la corriente no-lineal configurada en la carga programable mediante los parámetros de la Tabla 8.6 (distorsión severa). Las no-linealidades están dadas por los recortes en la forma de onda en los cruces por cero. Se observa una importante componente de corriente de secuencia cero. Esta corriente en su totalidad es suministrada por la fuente de poder programable cuando no se considera la operación del APF de 4-piernas.



Figura 8.20. Corriente no-lineal generada mediante la carga programable (distorsión severa).

A continuación se dan a conocer los resultados de la compensación de la corriente de carga nolineal mostrada en la Figura 8.20. Se presentan las formas de ondas y espectros de frecuencias una vez que es activado el control del APF de 4-piernas basado en la teoría CPT.

8.2.1 Respuesta en estado estacionario

-

THD

FP

En la Figura 8.21 se muestra la corriente compensada mediante el APF de 4-piernas basado en el algoritmo CPT. Esta corriente adquiere una forma de onda bastante sinusoidal y balanceada. No obstante, como se verá en el análisis espectral estas corrientes poseen pequeñas componentes armónicas. Por su lado, la gran componente de corriente neutral es compensada de forma satisfactoria.



Figura 8.21. Corriente compensada mediante la teoría CPT.

Las corrientes de compensación necesarias para logar la forma de onda sinusoidal balanceada de la Figura 8.21 son las que se presentan en la Figura 8.22. Estas corrientes son reproducidas por el APF de 4-piernas, siendo la componente más significativa la correspondiente a la corriente neutral.



8.2.2 Análisis espectral de la respuesta en estado estacionario

A continuación se presenta el espectro de frecuencia de la corriente suministrada por la fuente de poder programable antes y después de activar el control del APF de 4-piernas basado en la teoría CPT. En la Figura 8.23 se ilustra la corriente no-lineal demandada por la carga. Esta corriente, con altos valores de THDs (ver parte superior de la Figura 8.23), debe ser suministrada en su totalidad por la fuente de tensión programable cuando el compensador no está operando.



Figura 8.23. Espectro de la corriente antes de la compensación.

Las corrientes no deseadas más significativas corresponden a las componentes de 3^{ra}, 5^{ta} y 7^{ma} armónica y en menor medida a la 9^{na} y 11^{va} armónica. La 3^{ra}, 5^{ta} y 7^{ma} armónica están consideradas en el sistema de control resonante, pero la 9^{na} y 11^{va} armónica no lo están. Con respecto a la corriente neutral la componente principal es la 3^{ra} armónica. Una vez que se encuentra operando el APF de 4-piernas se obtiene el espectro de frecuencia mostrado en la Figura 8.24.



Figura 8.24. Espectro de la corriente compensada mediante la teoría CPT.

Se logra una considerable reducción de las componentes de corrientes armónicas que están siendo controladas (3^{ra}, 5^{ta} y 7^{ma}) en cada una de las fases *a-b-c*. Por ejemplo, en la fase *a* se logra reducir el THD de 30,12 [%] a sólo 5,29 [%]. Por su parte, la principal componente de distorsión de la corriente neutral (3^{ra} armónica) es minimizada de forma importante. Luego, desde el punto de vista de la red o fuente de poder programable se obtiene una corriente balanceada con un bajo contenido armónico y corriente neutral muy pequeña.

Por otro lado, si se requiere una reducción más significativa del THD se deben considerar controladores resonantes adicionales, por ejemplo, para controlador la 9^{na} y 11^{va} armónica. Sin embargo, la implementación de más controladores resonantes lleva consigo un costo computacional más grande y una mayor complejidad en el diseño.

Para finalizar con esta prueba, en la Tabla 8.7 y Tabla 8.8 se presenta, tanto para el algoritmo CPT como p-q, el resumen de los resultados de la compensación (I_{fund} y THD) de la corriente nolineal con distorsión leve y distorsión severa respectivamente.

Tabla 8.7. Resumen de los resultados de compensación de corriente no-lineal: distorsión leve.

Face	Antes de la compensación		Compensación: CPT		Compensación: p-q	
r ase	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]
Fase a	8,480	7,610	8,480	4,620	8,464	4,660
Fase b	8,490	5,510	8,395	4,380	8,425	4,470
Fase c	8,427	5,200	8,390	4,570	8,415	4,820
Neutro	0,066	-	0,077	-	0,055	-

Fase Antes de la compensación Compensación: CPT Compensación: <i>p</i> -	Tabla 8.8. Resumen de los resultados de compensación de corriente no-lineal: distorsión severa.						
Γ ase I [A] T [D [0/] I [A] T [D [0/] I [A] T [D	Fase -	Antes de la compensación		Compensación: CPT		Compensación: p-q	
Ifund [ARMS] IHD [70] Ifund [ARMS] IHD [70] Ifund [ARMS] IHD		Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]

	I fund [ARMS]		Ifund [ARMS]		I fund [ARMS]	
Fase a	8,148	30,120	8,326	5,290	8,277	5,320
Fase b	8,340	19,880	8,237	4,090	8,230	4,150
Fase c	8,396	10,110	8,219	4,220	8,215	4,220
Neutro	0,429	-	0,077	-	0,042	-

Para el caso de la distorsión leve la disminución de los valores de THD no es muy significativa dado a que los valores iniciales son pequeños, no obstante, estos resultados son comparables a los obtenidos en el caso de la distorsión severa. En general se obtienen muy buenos resultados de compensación tanto para el algoritmo CPT como p-q, verificando de esta forma el funcionamiento del APF de 4-piernas ante la condición de carga no-lineal.

8.3 Compensación de corriente no-lineal desbalanceada

En la Tabla 8.9 se presentan las características de la carga no-lineal desbalanceada que se utilizó en esta prueba, en la cual se considera el desbalance de la Tabla 8.3 y la distorsión de la Tabla 8.6. Estos parámetros fueron establecidos como referencias en la carga programable utilizando el modo de operación CC.

Tabla 8.9. Parámetros de la carga no-lineal desbalanceada.							
Parámetro	Descripción	Fase a	Fase b	Fase c	Unidad		
i^L	Corriente RMS	8,5	4,33	6,28	А		
FC	Factor de cresta	1,652	1,561	1,478	-		
THD	Distorsión armónica	29,95	19,75	9,97	%		
FP	Factor de potencia	0,99	0,99	0,99	-		

La forma de onda de la corriente no-lineal desbalanceada se presenta en la Figura 8.25, la cual corresponde a la condición más severa revisada en esta tesis. Por el conductor neutro circula una componente fundamental (desbalance) y componentes armónicas (no-linealidades).



Figura 8.25. Corriente no-lineal desbalanceada generada mediante la carga programable.

Estas corrientes deben ser compensadas mediante el APF de 4-piernas para logar una corriente sinusoidal balanceada desde el punto de vista de la fuente de poder programable. A continuación se presentan las formas de ondas de la compensación mediante el algoritmo CPT así como también los respectivos espectros de frecuencias. Además, se ilustran las componentes de corriente desacoplada de la teoría CPT.

8.3.1 Respuesta en estado estacionario

En la Figura 8.26 se muestra la corriente compensada por el APF de 4-piernas utilizando el algoritmo CPT. Las componentes de corrientes no deseadas (desbalance y no-linealidades) han sido compensadas de forma muy satisfactoria, logrando una corriente altamente balanceada y sinusoidal. Además, se verifica la compensación de todas las componentes de la corriente de secuencia cero.



Figura 8.26. Corriente compensada mediante la teoría CPT.

En la Figura 8.27 se indican las corrientes altamente no-lineales inyectadas por el conversor de 4piernas en el PCC. Estas corrientes de compensación permiten obtener corrientes sinusoidales balanceadas en el lado de la fuente de poder programable.



Figura 8.27. Corriente de compensación mediante la teoría CPT.

8.3.2 Análisis espectral de la respuesta en estado estacionario

En la Figura 8.28 se presenta el espectro de la corriente vista por la fuente de poder programable antes de activar el control del APF de 4-piernas. Se observa claramente el desbalance y las componentes armónicas de 3^{er}, 5^{to} y 7^{mo} orden. En la corriente neutral aparece una considerable componente fundamental (debido a la secuencia negativa) y componentes armónicas de 3^{er}, 5^{to} y 7^{mo} orden, siendo la más significativa la armónica de tercer orden.



En la Figura 8.29 se ilustra el espectro de frecuencia de la corriente compensada mediante el algoritmo CPT.



Del espectro de frecuencia anterior, se comprueba la correcta compensación de las componentes de secuencia negativa, armónicas y corriente neutral. Los valores de THD son disminuidos considerablemente en cada una de las fases. Cabe mencionar que la mayor parte del THD que no es compensado corresponde a las amónicas que no están consideradas en el sistema de control.

En la Tabla 8.10 se entrega un resumen con los resultados obtenidos en esta prueba tanto para el algoritmo CPT como p-q. Estos resultados comprueban la operación del APF de 4-piernas ante la condición de carga no-lineal desbalanceada.

rabia 6.16. Resulten de los resultados de compensación de corriente no-micar desbaranceada.						
Fase	Antes de la compensación		Compensación: CPT		Compensación: p-q	
	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]
Fase a	8,147	30,120	6,235	6,730	6,229	6,730
Fase b	4,225	20,670	6,054	3,650	6,090	3,800
Fase c	6,183	10,570	6,137	4,360	6,164	4,340
Neutro	3,065	-	0,209	-	0,154	-

Tabla 8.10. Resumen de los resultados de compensación de corriente no-lineal desbalanceada.

8.3.3 Separación de las componentes de la corriente de carga usando la teoría CPT

En la Figura 8.30-a se presenta la corriente de carga no-lineal desbalanceada en estudio, la cual representa el caso más general. Las cinco componentes desacopladas obtenidas mediante el algoritmo CPT se ilustran en la Figura 8.30-b, c, d, e, y f. Los datos fueron adquiridos directamente de las variables de salida del algoritmo CPT en la plataforma dSPACE. Se verifica claramente que cada componente está asociada a una característica en particular. En este caso, la componente de corriente activa balanceada (ver Figura 8.30-b) es suministrada por la fuente de poder programable. Todas las demás componentes son suministradas por el APF de 4-piernas. Notar que en esta carga la corriente reactiva balanceada tiene una magnitud despreciable (ver Figura 8.30-c).



Figura 8.30. Separación de las componentes de la corriente de carga no-lineal desbalanceada usando la teoría CPT (fase *a*: amarillo; fase *b*: verde; fase *c*: azul):

a) corriente no-lineal desbalanceada;
b) componente activa balanceada;
c) componente reactiva balanceada;
d) componente activa desbalanceada;
e) componente reactiva desbalanceada;
f) componente inactiva (*void current*).

8.4 Compensación de corriente no-lineal generada por diodo rectificador

En esta prueba se utiliza una carga discreta en lugar de la carga programable para generar la condición de corriente de carga no-lineal. La carga utilizada consiste en un banco de resistencias conectado en estrella de 10 $[\Omega]/2$ [kW] por fase y en la fase *a* se conecta en serie con la resistencia un diodo rectificador (basado en el rectificador trifásico SKBPC5016). En la Tabla 8.11 se presentan las características de esta carga discreta, la cual tiene una gran distorsión en la fase *a* originada por el diodo rectificador.

Parámetro	Descripción	Fase a	Fase b	Fase c	Unidad
R^L	Resistencia	10	10	10	Ω
D	Diodo rectificador	Sí	No	No	-
THD	Distorsión armónica	44,47	0,48	0,48	%

Table 9 11 Denémetres de la serve no lingel, diede restificador

En la Figura 8.31 se presenta la forma de onda de la corriente antes de activar el control del APF de 4-piernas. Se observa que en la fase a sólo el semi-ciclo positivo se encuentra circulando y existe un flujo de corriente de secuencia cero.



A continuación se analiza el desempeño de la compensación en estado estacionario y ante un

8.4.1 Respuesta en estado estacionario

impacto de carga monofásico para esta condición de operación.

Cuando el control del APF de 4-piernas basado en el algoritmo CPT es habilitado, las corrientes en estado estacionario suministradas por la fuente de poder programable son las que se ilustran en la Figura 8.32. Estas corrientes adquieran una forma de onda altamente sinusoidal y balanceada, logrando atenuar la gran componente no-lineal de la fase *a*. Por otra parte, se logra compensar de

forma considerable la alta componente de secuencia cero distorsionada que inicialmente estaba suministrando la fuente de poder programable.



En la Figura 8.33 se presentan las corrientes suministradas por el APF de 4-piernas basado en la teoría CPT. La corriente en la fase *a* y en el conductor neutro tienen un gran valor *peak*, las cuales son inyectadas en el PCC con el objeto eliminar las componentes no deseadas desde la fuente de poder programable.



Figura 8.33. Corriente de compensación mediante la teoría CPT.

8.4.2 Análisis espectral de la respuesta en estado estacionario

Sin el control del APF de 4-piernas activado los valores de THDs de la corriente suministrada por la fuente de poder programable son 44,47 [%], 0,48 [%] y 0,48 [%] (fases a, b y c

respectivamente), lo cual se ilustra en la Figura 8.34. Las componentes no deseadas originadas por el diodo rectificador en la fase *a* corresponden a la secuencia negativa, la 2^{da} , 4^{ta} y 6^{ta} armónica y la gran componente de corriente *dc*. El alto valor de THD en la fase *a* (44,47 [%]) se debe principalmente a la componente armónica de 2^{do} orden. Las componentes principales de la corriente neutral corresponden a la corriente *dc*, fundamental (debido a la secuencia negativa) y la 2^{da} armónica.



En la Figura 8.35 se grafica la magnitud de los armónicos de la corriente suministrada por la fuente de poder programable después de activar el control del compensador de 4-piernas basado en el algoritmo CPT. El alto valor de THD de la fase a es reducido a sólo 2,27 [%] y en las otras dos fases el THD es poco afectado por la operación del APF mantenido un valor muy pequeño. Mientras que las componentes de secuencia negativa y dc son compensadas satisfactoriamente. Por su parte, la corriente de secuencia cero logra ser compensada en todas sus componentes.



Cabe mencionar que en este caso la reducción en la distorsión de la fase *a* es más significativa que en los casos revisados utilizando la carga programable. Lo anterior se debe a que la carga programable introduce componentes armónicas en un amplio rango, siendo las componentes de más alta frecuencia no consideradas en el sistema de control (por ejemplo, la 9^{na} y 11^{va} armónica). Por el contrario, la carga utilizada en esta prueba (diodo rectificador) sólo produce componentes armónicas pares, siendo las más significativas la 2^{da}, 4^{ta} y 6^{ta} armónica. Las armónicas de más alta frecuencia producidas por el diodo rectificador son muy pequeñas y no afectan mayormente el desempeño de la compensación.

Finalmente, en la Tabla 8.12 y Tabla 8.13 se presenta el resumen de los resultados experimentales obtenidos en esta prueba. Adicionalmente, se incluyen los resultados obtenidos a través del algoritmo p-q. Estos datos comprueban la excelente compensación de armónicas pares y componente dc, las cuales no aparecían en las pruebas anteriores.

			1			
Fase	Antes de la compensación		Compensación: CPT		Compensación: <i>p-q</i>	
	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]	Ifund [ARMS]	THD [%]
Fase a	4,134	44,470	6,772	2,270	6,767	2,160
Fase b	8,121	0,480	6,832	0,670	6,834	0,740
Fase c	8,109	0,480	6,783	0,400	6,792	0,730
Neutro	3,918	-	0,086	-	0,120	-

Tabla 8.12. Resumen de los resultados de compensación de corriente no-lineal: diodo rectificador.

Tabla 8.13. Resumen de los resultados de con	pensación de corriente <i>dc</i> : diodo rectificador.
--	--

Fase	Antes de la compensación	Compensación: CPT	Compensación: p-q
	I_{dc} [A]	I_{dc} [A]	Idc [A]
Fase a	3,7199	0,0040	0,0069
Fase b	0,0250	0,0680	0,0010
Fase c	0,0250	0,0390	0,0081
Neutro	3,6580	0,0270	0,0069

8.4.3 Respuesta ante impacto de carga monofásico

Con el APF de 4-piernas operando bajo condición de carga no-lineal anterior, se realiza un impacto de carga en la fase *b* de 10 [Ω] a 21 [Ω]. El impacto de carga origina una disminución en el valor *peak* de la corriente en la fase *b* de 12 [A] a 5,714 [A].

En lo que sigue se muestra el análisis de la respuesta dinámica del APF de 4-piernas ante el impacto de carga monofásico de forma análoga a lo realizado en la prueba de carga desbalanceada, es decir, considerando filtros digitales con frecuencias de corte de 10 [Hz] y 20 [Hz] en el algoritmo CPT.

En la Figura 8.36 y Figura 8.37 se presenta la corriente *a-b-c* (valor absoluto) y neutral respectivamente, las cuales son suministradas por la fuente de poder programable cuando se encuentra operando el APF de 4-piernas basado en el algoritmo CPT. El impacto de carga ocurre en el instante t = 0 [s] y se observa la diferencia en la rapidez de las respuestas debido al filtro digital utilizado.



Figura 8.36. Valor absoluto de la corriente *a-b-c* compensada ante impacto de carga monofásico: **a**) filtro digital de $f_c = 10$ [Hz]; **b**) filtro digital de $f_c = 20$ [Hz].



Figura 8.37. Corriente neutral compensada ante impacto de carga monofásico: **a**) filtro digital de $f_c = 10$ [Hz]; **b**) filtro digital de $f_c = 20$ [Hz].

Mediante el filtro digital de $f_c = 20$ [Hz] la compensación se logra en aproximadamente 2 ciclos, mientras que con la $f_c = 10$ [Hz] se logra en un tiempo dos veces mayor. Notar que el desempeño del compensador en estado estacionario es muy bueno antes y después del impacto de carga monofásico.

8.5 Operación considerando variación de frecuencia

En esta prueba se estudia el desempeño del sistema de control del APF de 4-piernas considerando variación de frecuencia en la tensión de la fuente de poder programable. La referencia de frecuencia para la fuente de tensión es establecida como una linealización por tramos de los datos presentados en la Figura 8.1. Cabe recordar que los datos fueron modificados, por ejemplo, la duración del perfil fue reducida a 10 [s] y el rango de variación de frecuencia se estableció entre 48 [Hz] y 52 [Hz]. En la Figura 8.38 se presenta el perfil de frecuencia generado mediante fuente de poder programable.



Figura 8.38. Perfil de frecuencia generado mediante la fuente de poder programable.

La frecuencia de operación es determinada a través del algoritmo PLL convencional y es realimentada hacia el sistema de control de corriente auto-sintonizante. Sujeto al perfil de frecuencia de la Figura 8.38, se ha verificado el desempeño del algoritmo de control bajo las condiciones de corriente de carga: i) desbalanceada y ii) no-lineal. El análisis de los resultados se realiza mediante el valor RMS por fase de las corrientes.

8.5.1 Compensación de corriente desbalanceada

La corriente desbalanceada fue generada mediante la carga programable a partir de los datos de la Tabla 8.3. En la Figura 8.39 se presenta el valor RMS por fase de la corriente desbalanceada suministrada por la fuente de poder programable durante los 10 [s] de variación de frecuencia y sin considerar la operación del APF de 4-piernas.



Figura 8.39. Valor RMS/fase de la corriente desbalanceada ante variación de frecuencia (sin compensar).

Considerando la variación de frecuencia y la operación del conversor de 4-piernas basado en el algoritmo CPT se obtienen las corrientes RMS mostradas en la Figura 8.40. Durante todo el perfil de frecuencia, incluyendo el periodo de tiempo de variación más severa comprendido entre t = 4,9 [s] y t = 6,2 [s], los valores de las corrientes RMS por fase son equilibrados y el valor de corriente neutral es muy pequeño. Lo anterior comprueba el funcionamiento del sistema de control auto-sintonizante sujeto a la variación de frecuencia de la Figura 8.38 y bajo la condición de carga desbalanceada.



Figura 8.40. Valor RMS/fase de la corriente compensada ante carga desbalanceada.

Las corrientes que suministra el APF de 4-piernas con el objeto de compensar las corrientes no deseadas en el lado red son las que se presentan en la Figura 8.41. Se observa la gran componente de corriente de secuencia cero que debe inyectar el compensador.



Figura 8.41. Valor RMS/fase de la corriente de compensación ante carga desbalanceada.

8.5.2 Compensación de corriente no-lineal

La corriente no-lineal fue generada mediante la carga programable a partir de los datos de la Tabla 8.6. Sin considerar la operación del compensador de 4-piernas, el valor RMS por fase de la corriente no-lineal suministrada por la fuente programable durante el perfil de frecuencia es la presentada en la Figura 8.42. Notar que se considera una carga no-lineal balanceada y la fuente de poder programable debe entregar una considerable componente de corriente de secuencia cero.



Figura 8.42. Valor RMS/fase de la corriente no-lineal ante variación de frecuencia (sin compensar).

En la Figura 8.43 se presenta la corriente RMS por fase entregada por la fuente de poder programable considerando la operación del compensador basado en la teoría CPT y el perfil de frecuencia de la Figura 8.38. Las corrientes RMS obtenidas son balanceadas y la corriente neutral ha sido reducida considerablemente durante todo el perfil de frecuencia en estudio. El valor RMS de la corriente por fase que inyecta el conversor de 4-piernas se presenta en la Figura 8.44.






Figura 8.44. Valor RMS/fase de la corriente de compensación ante carga no-lineal.

Finalmente, para verificar que el sistema de control resonante ha sido sintonizado, un filtro digital de frecuencia adaptiva ha sido programado para aislar la armónica de 5^{to} orden durante una variación de frecuencia relativamente rápida. Los resultados de este análisis para la fase *a* son los que se presentan en la Figura 8.45.



Figura 8.45. Compensación de corriente no-lineal durante un transiente de frecuencia rápido (fase *a*): **a**) 5^{ta} armónica producida por la carga no-lineal; **b**) 5^{ta} armónica compensada; **c**) vista amplificada de b).

En la Figura 8.45-a y b se ilustra la 5^{ta} armónica demandada por la carga no-lineal y la 5^{ta} armónica suministrada por la fuente de poder programable respectivamente, esto para el periodo de tiempo comprendido entre t = 5 [s] y t = 6 [s]. Notar que la frecuencia está variando entre 48

[Hz] y 51 [Hz] durante este periodo de tiempo (ver Figura 8.38). Como se muestra en la Figura 8.45-a la amplitud de la 5^{ta} armónica de la corriente de carga es $\approx 6,7$ [%] de la corriente fundamental *peak*. La Figura 8.45-b ilustra la componente de 5^{ta} armónica en la fuente de poder programable, la cual corresponde a la corriente compensada. Incluso sujeto a la considerable variación de frecuencia durante el periodo de tiempo analizado, la 5^{ta} armónica ha sido compensada y su amplitud es de sólo 0,08 [A], lo cual representa una reducción del 90 [%] con respecto al valor de esta componente en la corriente de carga. Una vista amplificada de la armónica de 5^{to} orden compensada se presenta en la Figura 8.45-c.

La prueba se ha repetido para verificar la compensación de la 3^{ra} y 7^{ma} armónica. Nuevamente el desempeño del sistema de control resonante auto-sintonizante es excelente, verificando de esta forma la operación del algoritmo de control ante variaciones de frecuencia y bajo la condición de carga no-lineal.

9. Conclusiones

En este trabajo de investigación se ha presentado el control de un APF de 4-piernas. El sistema de control se ha evaluado para las teorías de potencias p-q y CPT utilizando un controlador PI y 7 controladores resonantes auto-sintonizantes por fase. La compensación de las corrientes no deseadas ha sido llevada cabo mediante el control de las tensiones de secuencia positiva, negativa y cero moduladas por un conversor 2L-VSC y 4-piernas.

El sistema experimental construido logró funcionar correctamente. Se diseñaron e implementaron PCBs de adaptación entrada/salida y de protección por sobretensión/sobrecorriente, necesarias para el control del conversor 2L-VSC y 4-piernas. Mediante cargas y fuentes programables se emuló, con gran flexibilidad, diferentes condiciones de corriente de carga y variación de frecuencia.

Se diseñó un sistema de control resonante de frecuencia adaptiva sintonizado en la componente dc, fundamental, 2^{da} , 3^{ra} , 4^{ta} , 5^{ta} , 6^{ta} y 7^{ma} armónica de corriente, considerando una estructura paralela. Estos controladores y los algoritmos de generación de las corrientes de referencias, p-q y CPT, fueron programados mediante Matlab/Simulink en la plataforma dSPACE DS1103, permitiendo de esta forma probar el desempeño del APF de 4-piernas.

El desempeño en estado estacionario del APF de 4-piernas ha sido estudiado considerando las condiciones de operación de una microrred localizada en el norte de Canadá. Luego, mediante el sistema experimental se han generado las condiciones de operación de carga no-lineal y lineal/no-lineal desbalanceada considerando frecuencia fija y variable. Además, mediante la condición extrema de impactos de carga monofásicos se ha probado el desempeño dinámico de la compensación. Todos los resultados obtenidos mediante la teoría CPT presentan un muy buen desempeño tanto en estado estacionario como transiente, los cuales han sido evaluados considerando como base el desempeño de la clásica teoría p-q.

Mediante la teoría CPT se ha logrado que las corrientes suministradas (fuente de poder programable) sean altamente balanceadas y sus componentes armónicas reducidas considerablemente en todas las condiciones de operación. Por ejemplo, para la fase *a* se ha reducido el THD de 30,12 [%] a 5,29 [%] (carga programable) y de 44,47 [%] a sólo 2,27 [%] (carga discreta). La corriente de secuencia cero ha sido compensada satisfactoriamente en todas las pruebas. Por otra parte, en las pruebas de impacto de carga monofásico se ha alcanzado un tiempo de establecimiento de tan sólo 2 ciclos para el filtro digital *Butterworth* de 5^{to} orden de *f_c* = 20 [Hz]. Estos resultados no presentan mayores variaciones con respecto a la teoría *p-q*, lo cual valida la operación del APF de 4-piernas basado en el algoritmo CPT.

Se comprueba que mediante la teoría CPT es posible obtener de forma desacoplada las componentes relacionadas con el desbalance y no-linealidades. Por su parte, la teoría p-q considera ambos efectos en la componente oscilante de las potencias real e imaginaria. Además, para el algoritmo p-q se verifica la existencia de corrientes ocultas.

Finalmente, los resultados experimentales obtenidos en esta investigación demuestran el excelente desempeño de la teoría de la potencia conservativa o CPT, la cual se puede aplicar a sistemas de distribución de 4-hilos bajo condiciones genéricas de operación tanto en la tensión de

suministro (desbalance, distorsión y variación de frecuencia) como en la corriente de carga (desbalance, no-linealidades y secuencia cero).

Publicaciones

C. Burgos, C. Hernández, R. Cárdenas, D. Sáez, Mark Sumner, A. Costabeber and H. Morales, "Experimental Evaluation of a CPT-Based 4-Leg Active Power Compensator for Distribution Generation," *Journal of Emerging and Selected Topics in Power Electronics*. (aceptada sujeta a algunas revisiones, con fecha 23 de agosto de 2016)

Estadía de investigación

Durante el periodo Febrero-Abril del 2016 se realizó una estadía de investigación en el tema "Droop control for isolated microgrids considering 4-leg converters" en la Universidad de Waterloo (Canadá) con el grupo de electrónica de potencia liderado por el profesor Mehrdad Kazerani.

10. Bibliografía

- [1] C. Bordons, F. García-Torres, and L. Valverde, "Gestión Óptima de la Energía en Microrredes con Generación Renovable," *RIAI - Rev. Iberoam. Autom. e Inform. Ind.*, vol. 12, no. 2, pp. 117–132, 2015.
- [2] G. H. Kim, C. Hwang, J. H. Jeon, J. B. Ahn, and E. S. Kim, "A novel three-phase four-leg inverter based load unbalance compensator for stand-alone microgrid," *Int. J. Electr. Power Energy Syst.*, vol. 65, pp. 70–75, 2015.
- [3] M. Arriaga, C. Cañizares, and M. Kazerani, "Northern lights: Access to Electricity in Canada's Northern and Remote Communities," *IEEE Power Energy Megazine*, vol. 12, no. 4, pp. 50–59, 2014.
- [4] R. H. Lasseter, "MicroGrids," *IEEE Power Eng. Soc. Winter Meet.*, vol. 1, pp. 305–308, 2002.
- [5] R. Zamora and A. K. Srivastava, "Controls for microgrids with storage: Review, challenges, and research needs," *Renew. Sustain. Energy Rev.*, vol. 14, no. 7, pp. 2009–2018, 2010.
- [6] R. H. Lasseter, J. H. Eto, B. Schenkman, J. Stevens, H. Vollkommer, D. Klapp, E. Linton, H. Hurtado, and J. Roy, "CERTS microgrid laboratory test bed," *IEEE Trans. Power Deliv.*, vol. 26, no. 1, pp. 325–332, 2011.
- [7] D. E. Olivares, A. Mehrizi-Sani, A. H. Etemadi, C. A. Cañizares, R. Iravani, M. Kazerani, A. H. Hajimiragha, O. Gomis-Bellmunt, M. Saeedifard, R. Palma-Behnke, G. A. Jiménez-Estévez, and N. D. Hatziargyriou, "Trends in microgrid control," *IEEE Trans. Smart Grid*, vol. 5, no. 4, pp. 1905–1919, 2014.
- [8] J. H. Eto, R. H. Lasseter, B. Schenkman, J. Stevens, D. Klapp, H. Vollkommer, E. Linton, H. Hurtado, and J. Roy, "Overview of the CERTS Microgrid laboratory Test Bed," *IEEE Trans. Power Deliv.*, vol. 26, no. 1, pp. 325–332, 2009.
- [9] E. Hossain, R. Bayindir, E. Kabalci, and S. Demirbas, "Microgrid facility around Asia and far east," *3rd Int. Conf. Renew. Energy Res. Appl. ICRERA 2014*, pp. 873–879, 2014.
- [10] R. Bayindir, E. Bekiroglu, E. Hossain, and E. Kabalci, "Microgrid Facility at European Union," *3rd Int. Conf. Renew. Energy Res. Appl. ICRERA 2014*, pp. 865–872, 2014.
- [11] O. Crăciun, A. Florescu, S. Bacha, I. Munteanu, and A. I. Bratcu, "Hardware-in-the-loop testing of PV control systems using RT-Lab simulator," *Proc. EPE-PEMC 2010 - 14th Int. Power Electron. Motion Control Conf.*, pp. 1–6, 2010.
- [12] M. Arriaga, C. Cañizares, and M. Kazerani, "Renewable energy alternatives for remote communities in Northern Ontario, Canada," *Sustain. Energy, IEEE Trans.*, vol. 4, no. 3, pp. 661–670, 2013.

- [13] M. Arriaga, C. A. Cañizares, M. Kazerani, and S. Member, "Long-Term Renewable Energy Planning Model for Remote Communities," *IEEE Trans. Sustain. Energy*, vol. 7, no. 1, pp. 221–231, 2016.
- [14] N. E. Stevens, "Isla Tac Power System First Year Status Report : October 2000 through October 2001," Región de Los Lagos-Chile, 2001.
- [15] R. Palma-Behnke, D. Ortiz, L. Reyes, G. Jiménez-Estévez, and N. Garrido, "A social SCADA approach for a renewable based microgrid - The Huatacondo project," *IEEE Power Energy Soc. Gen. Meet.*, 2011.
- [16] J. Llanos, D. Sáez, R. Palma-Behnke, A. Núñez, and G. Jiménez-Estévez, "Load profile generator and load forecasting for a renewable based microgrid using Self Organizing Maps and neural networks," *Proc. Int. Jt. Conf. Neural Networks*, pp. 10–15, 2012.
- [17] D. Sáez, F. Ávila, D. Olivares, C. Cañizares, and L. Marín, "Fuzzy prediction interval models for forecasting renewable resources and loads in microgrids," *IEEE Trans. Smart Grid*, vol. 6, no. 2, pp. 548–556, 2015.
- [18] R. Palma-Behnke, C. Benavides, F. Lanas, B. Severino, L. Reyes, J. Llanos, and D. Saez, "A microgrid energy management system based on the rolling horizon strategy," *IEEE Trans. Smart Grid*, vol. 4, no. 2, pp. 996–1006, 2013.
- [19] Y. Li, D. M. Vilathgamuwa, and P. C. Loh, "Microgrid power quality enhancement using a three-phase four-wire grid-interfacing compensator," *IEEE Trans. Ind. Appl.*, vol. 41, no. 6, pp. 1707–1719, 2005.
- [20] S. Emamian, M. Hamzeh, K. Paridari, H. Karimi, and A. Bakhshai, "Robust Decentralized Voltage Control of an Islanded Microgrid under Unbalanced and Nonlinear Load Conditions," *Ind. Technol. (ICIT)*, 2013 IEEE Int. Conf., pp. 1825–1830, 2013.
- [21] M. Farrokhabadi and K. Bhattacharya, "Frequency Control in Isolated / Islanded Microgrids Through Voltage Regulation," *IEEE Trans. Smart Grid*, vol. PP, no. 99, pp. 1– 10, 2015.
- [22] C. Ahumada, R. Cárdenas, and D. Sáez, "Secondary Control Strategies for Frequency Restoration in Islanded Microgrids With Consideration of Communication Delays," *IEEE Trans. Smart Grid*, vol. 7, no. 3, pp. 1–12, 2016.
- [23] M. Farrokhabadi, C. A. Canizares, and K. Bhattacharya, "Evaluation of droop-based controls in an islanded microgrid with electronically interfaced distributed energy resources," 2015 IEEE Eindhoven PowerTech, pp. 1–6, 2015.
- [24] S. P. Oe, E. Christopher, M. Sumner, S. Pholboon, M. Johnson, and S. A. Norman, "Microgrid unbalance compensator - Mitigating the negative effects of unbalanced microgrid operation," 2013 4th IEEE/PES Innov. Smart Grid Technol. Eur. ISGT Eur. 2013, pp. 1–5, 2013.

- [25] D. Sreenivasarao, P. Agarwal, and B. Das, "Neutral current compensation in three-phase, four-wire systems: A review," *Electr. Power Syst. Res.*, vol. 86, pp. 170–180, 2012.
- [26] E. Nasr-Azadani, C. A. Canizares, D. E. Olivares, and K. Bhattacharya, "Stability analysis of unbalanced distribution systems with synchronous machine and DFIG based distributed generators," *IEEE Trans. Smart Grid*, vol. 5, no. 5, pp. 2326–2338, 2014.
- [27] J.-C. Wu, H.-L. Jou, K.-D. Wu, and H.-H. Hsiao, "Three-phase four-wire hybrid power filter using a smaller power converter," *Electr. Power Syst. Res.*, vol. 87, pp. 13–21, 2012.
- [28] H. Yoshida and K. Wada, "Third-Harmonic Current Suppression for Power Distribution Systems under Unbalanced Installation of DG Units," *IEEE Trans. Ind. Electron.*, vol. 62, no. 9, pp. 5578–5585, 2015.
- [29] R. H. Salim, R. A. Ramos, and N. G. Bretas, "Analysis of the small signal dynamic performance of synchronous generators under unbalanced operating conditions," *Proc. IEEE PES Gen. Meet.*, pp. 1–6, 2010.
- [30] J. Yaoqin, L. Dingkun, and P. Shengkui, "Improved droop control of parallel inverter system in standalone microgrid," *2011 IEEE 8th Int. Conf. Power Electron. ECCE Asia*, pp. 1506–1513, 2011.
- [31] C. A. Quinn and N. Mohan, "Active filtering of harmonic currents in three-phase, fourwire systems with three-phase and single-phase nonlinear loads," *Proc. APEC '92 Seventh Annu. Appl. Power Electron. Conf. Expo.*, pp. 829–836, 1992.
- [32] T. L. Lee and P. T. Cheng, "Design of a new cooperative harmonic filtering strategy for distributed generation interface converters in an islanding network," *IEEE Trans. Power Electron.*, vol. 22, no. 5, pp. 1919–1927, 2007.
- [33] J. He, Y. W. Li, and M. S. Munir, "A flexible harmonic control approach through voltagecontrolled DG-grid interfacing converters," *IEEE Trans. Ind. Electron.*, vol. 59, no. 1, pp. 444–455, 2012.
- [34] M. Savaghebi, A. Jalilian, J. C. Vasquez, and J. M. Guerrero, "Autonomous voltage unbalance compensation in an islanded droop-controlled microgrid," *IEEE Trans. Ind. Electron.*, vol. 60, no. 4, pp. 1390–1402, 2013.
- [35] B. Singh, K. Al-Haddad, and A. Chandra, "Review of active filters for power quality improvement," *IEEE Trans. Ind. Electron.*, vol. 46, no. 5, pp. 960–971, 1999.
- [36] M. El-Habrouk, M. K. Darwish, and P. Mehta, "Active power filters: A review," *IEEE Proc. Electr. Power Appl.*, vol. 147, no. 5, pp. 403–413, 2000.
- [37] N. A. Ninad and L. A. C. Lopes, "Unbalanced operation of per-phase vector controlled four-leg grid forming inverter for stand-alone hybrid systems," *IECON 2012 - 38th Annu. Conf. Ind. Electron. Soc.*, pp. 3500–3505, 2012.

- [38] M. S. Hamad, K. H. Ahmed, and A. M. Fahmy, "Multifunctional DC-link capacitor midpoint inverter control of a distributed generation grid connected system," *Fourth Int. Conf. Power Eng. Energy Electr. Drives*, pp. 1368–1373, 2013.
- [39] H. B. Zhang, S. J. Finney, A. M. Massoud, J. E. Fletcher, and B. W. Williams, "Operation of a three-level NPC active power filter with unbalanced and nonlinear loads," 4th IET Int. Conf. Power Electron. Mach. Drives (PEMD 2008), pp. 22–26, 2008.
- [40] P. F. Acuña, L. A. Morán, C. A. Weishaupt, and J. W. Dixon, "An active power filter implemented with multilevel single-phase NPC converters," 37th Annu. Conf. IEEE Ind. Electron. Soc. (IECON 2011), pp. 4367–4372, 2011.
- [41] H. Akagi, E. H. Aredes, and M. Watanable, *Instantaneous Power Theory and Applications* to Power Conditioning. New Jersey: John Wiley & Sons, 2007.
- [42] M. Pape, "Design of a Flexible and Modular Test Bed for Studies on Islanded Microgrids by," Master's thesis submitted to the University of Waterloo, 2015.
- [43] A. M. Massoud, S. J. Finney, and B. W. Williams, "Review of Harmonic Current Extraction Techniques for an Active Power Filter," 2004 11th Int. Conf. Harmon. Qual. Power, pp. 154–159, 2004.
- [44] D. C. D. Chen and S. X. S. Xie, "Review of the control strategies applied to active power filters," *Proc. 2004 IEEE Int. Conf. Electr. Util. Deregulation, Restruct. Power Technol.*, vol. 2, pp. 666–670, 2004.
- [45] L. S. Czarnecki, "Instantaneous reactive power p-q theory and power properties of three-phase systems," *IEEE Trans. Power Deliv.*, vol. 21, no. 1, pp. 362–367, 2006.
- [46] L. S. Czarnecki, "Effect of supply voltage harmonics on IRP-based switching compensator control," *IEEE Trans. Power Electron.*, vol. 24, no. 2, pp. 483–488, 2009.
- [47] E. H. Watanabe, H. Akagi, and M. Aredes, "Instantaneous p-q power theory for compensating nonsinusoidal systems," 2008 Int. Sch. nonsinusoidal Curr. Compens., pp. 1–10, 2008.
- [48] C. V. Suru, A. Patrascu, and M. Linca, "Conservative Power Theory Implementation in Shunt Active Power Filtering," XI Int. Sch. Nonsinusoidal Curr. Compens. (ISNCC 2013), pp. 1–6, 2013.
- [49] H. K. M. Paredes, D. I. Brandão, T. M. Terrazas, and F. P. Marafão, "Shunt active compensation based on the Conservative Power Theory current's decomposition," *COBEP* 2011 - 11th Brazilian Power Electron. Conf., pp. 788–794, 2011.
- [50] P. Tenti, H. K. M. Paredes, F. P. Marafão, and P. Mattavelli, "Accountability in smart microgrids based on conservative power theory," *IEEE Trans. Instrum. Meas.*, vol. 60, no. 9, pp. 3058–3069, 2011.

- [51] P. Tenti, H. K. M. Paredes, and P. Mattavelli, "Conservative power theory, a framework to approach control and accountability issues in smart microgrids," *IEEE Trans. Power Electron.*, vol. 26, no. 3, pp. 664–673, 2011.
- [52] P. Tenti, A. Costabeber, P. Mattavelli, F. P. Marafao, and H. K. M. Paredes, "Load characterization and revenue metering under non-sinusoidal and asymmetrical operation," *IEEE Trans. Instrum. Meas.*, vol. 63, no. 2, pp. 422–431, 2014.
- [53] F. P. Marafão, D. I. Brandão, F. A. S. Gonçalves, and H. K. M. Paredes, "Decoupled reference generator for shunt active filters using the conservative power theory," *J. Control. Autom. Electr. Syst.*, vol. 24, no. 4, pp. 522–534, 2013.
- [54] A. Mortezaei, M. G. Simões, A. Al Durra, and F. P. Marafão, "Coordinated Operation in a Multi-Inverter Based Microgrid for Both Grid-Connected and Islanded Modes Using Conservative Power Theory," 2015 IEEE Energy Convers. Congr. Expo., pp. 4602–4609, 2015.
- [55] H. K. M. Paredes, A. Costabeber, and P. Tenti, "Application of Conservative Power Theory to cooperative control of distributed compensators in smart grids," 2010 Int. Sch. nonsinusoidal Curr. Compens., pp. 190–196, 2010.
- [56] P. Penfield, R. Spence, S. Duinker, and S. Duinker, "A Generalized Form of Tellegen's Theorem," *IEEE Trans. Circuit Theory*, vol. 17, no. 3, pp. 302–305, 1970.
- [57] Matlab, "Signal Processing Toolbox Functions." [Online]. Available: http://www.mathworks.com/help/signal/ref/butter.html.
- [58] R. Cardenas, E. Espina, J. Clare, and P. Wheeler, "Self-Tuning Resonant Control of a Seven-Leg Back-to-Back Converter for Interfacing Variable-Speed Generators to Four-Wire Loads," *IEEE Trans. Ind. Electron.*, vol. 62, no. 7, pp. 4618–4629, 2015.
- [59] R. Cardenas, C. Juri, R. Pena, P. Wheeler, and J. Clare, "Resonant controllers for the control of 4-leg Matrix Converters," *Power Electron. Appl. (EPE 2011), Proc. 2011-14th Eur. Conf.*, pp. 1–10, 2011.
- [60] R. Cárdenas, C. Juri, R. Peña, J. Clare, and P. Wheeler, "Analysis and experimental validation of control systems for four-leg matrix converter applications," *IEEE Trans. Ind. Electron.*, vol. 59, no. 1, pp. 141–153, 2012.
- [61] A. L. De Heredia, P. Antoniewicz, I. Etxeberria-Otadui, M. Malinowski, and S. Bacha, "A comparative study between the DPC-SVM and the multi-resonant controller for power active filter applications," *IEEE Int. Symp. Ind. Electron.*, vol. 2, no. 1, pp. 1058–1063, 2006.
- [62] W. M. Rohouma, L. Empringham, P. Zanchetta, and P. W. Wheeler, "A four legs matrix converter based ground power unit with selective harmonic control," *2011 IEEE Energy Convers. Congr. Expo.*, pp. 799–805, 2011.

- [63] A. López De Heredia, H. Gaztañaga, I. Etxeberria-Otadui, S. Bacha, and X. Guillaud, "Analysis of multi-resonant current control structures and tuning methods," *IECON 2006-32nd Annu. Conf. IEEE Ind. Electron.*, pp. 2156–2161, 2006.
- [64] S. P. Oe, "Power Quality Improvement," Thesis submitted to the University of Nottingham, Nottingham, 2002.
- [65] A. G. Yepes, S. Member, F. D. Freijedo, Ó. López, and J. Doval-gandoy, "Analysis and Design of Resonant Current Controllers for Voltage-Source Converters by Means of Nyquist Diagrams and Sensitivity Function," *IEEE Trans. Ind. Electron.*, vol. 58, no. 11, pp. 5231–5250, 2011.
- [66] R. Cárdenas, *Control vectorial de máquinas de inducción de doble excitación*. Santiago, Chile: Universidad de Chile, 2002.
- [67] M. Y. Lee, "Converter, Three-level Neutral-point-clamped Matrix Topology," Submitted to the University of Nottingham for the degree of Doctor of Philosophy, 2009.
- [68] R. Cárdenas, *Modulación PWM*. Santiago, Chile: Departamento de Ingeniería Eléctrica Universidad de Chile.
- [69] M. Canales, "Configuración y programación de cargas electrónicas para diseño de estrategias de control de generación distribuida en ambiente de laboratorio," Memoria de Título-Universidad de Santiago de Chile, Santiago, Chile, 2014.
- [70] dSPACE Embedded Success, *MicroAutoBox, DS1103, DS1104, DS1105, and DS1106 First Works Steps, For Release 7.4.* 2012.
- [71] dSPACE Embedded Success, *Real Time Interface (RTI and RTI-MP), Implementation Guide, For Release 7.4.* 2012.
- [72] dSPACE Embedded Success, DS1103 PPC Controller Board Hardware Installation and Configuration, For Release 7.3 (Also valid for Release 7.4). 2012.
- [73] P. Santis, "Resumen y Ayuda Para la Instalación dSPACE ds1103 v.1," EL7027 Seminario de Control Automático, Universidad de Chile, Santiago, Chile, 2013.
- [74] dSPACE Embedded Success, dSPACE Embedded Succes, Quick Software Installation Guide, For Release 7.3. 2012.

11. Anexos

Anexo A: Controlador dSPACE DS1103 y sensores LEM 11.1

En este anexo se presenta la descripción de la plataforma dSPACE y los sensores LEM de tensión/corriente utilizados en esta aplicación.

11.1.1 Plataforma dSPACE DS1103

La plataforma dSPACE corresponde al modelo DS1103 de la empresa alemana dSPACE GmbH, siendo la versión de software utilizada: Realese 7.4 32 bits. La tarjeta controladora de la plataforma dSPACE está diseñada para el desarrollo de controladores digitales multivariables de alta velocidad y simulaciones en tiempo real en diversos campos. Se trata de un sistema de control en tiempo real basado en el procesador PowerPC. Para propósitos avanzados de entrada/salida, la tarjeta incluye un subsistema DSP-esclavo (Slave-DSP) basado en el microcontrolador DSP TMS320F240 de Texas Instruments. En la Tabla 11.1 y Tabla 11.2 se presentan las principales características técnicas de los procesadores del dSPACE DS1103.

Parámetro	Característica	Especificación
Procesador	PowerPC Type	PPC750GX
	CPU clock	1 GHz
	Cache	2 x 32 KB level 1 (L1)
		1 MB level 2 (L2)
	Frecuencia de bus	133 MHz
Memoria	Memoria local	32 MB SDRAM
	Memoria global	96 MB SDRAM
Timer	2 timers generales	32-bit down counter / resolución de 15 ns
		32-bit up counter con registro comparar / resolución de 30 ns
	1 sample rate time	32-bit down counter / resolución de 30 ns
	1 time base counter	64-bit up counter / resolución de 30 ns
Controlador de	Fuentes	3 interrupciones de timer
interrupciones		7 interrupciones de encoder incremental
		1 interrupción de UART
		1 interrupción de CAN
		1 interrupción de DSP esclavo
		2 interrupciones de PWM DSP esclavo
		1 interrupción de host
		4 interrupciones externas

Parámetro	Característica	Especificación	
Digital I/O	Canales	32- <i>bit</i> paralelos I/O organizado en cuatro grupos de 8- <i>bit</i> . Cada grupo de 8- <i>bit</i> puede ser programado como entrada o salida.	
	Rango de tensión	Niveles de entrada/salida TTL	
	I _{outmax}	$\pm 10 mA$	
Slave DSP	Туре	Texas Instruments TMS320F240 DSP	
	Clock rate	20 MHz	
	Memoria	Memoria de código externo de 64K x 16 Memoria de data externa de 28K x 16 Puerto dual de memoria para comunicación de 4K x 16	
		Memoria flash de 32 KB	
	Canales I/O	16 entradas ADC	
		12 salidas PWM	
		4 entradas de captura	
		2 puertos seriales	
	Rango de tensión de entrada	Niveles de entrada TTL; salida/entrada ADC: 0 5 V	
	Corriente de salida	Max. ±13 <i>m</i> A	

Como ya se ha mencionado, en esta aplicación la plataforma dSPACE DS1103 corresponde al controlador mediante el cual se calculan las corrientes de referencias (algoritmos p-q y CPT), se implementa el algoritmo de control digital (controladores resonantes en paralelo) y se generan los pulsos PWM necesarios para el control del APF de 4-piernas.

El controlador dSPACE DS1103 se encuentra funcionando sobre el sistema operativo *Windows* 7 *Ultimate de 64 bits* en conjunto con MATLAB R2011a de 32 *bits* corriendo sobre un PC con procesador AMD Phenom II X4 965/3.40 GHz. En los documentos [72]–[74] se puede revisar el proceso de instalación de esta plataforma. Los componentes principales de la plataforma dSPACE DS1103 son los que se ilustran en la Figura 11.1.



Figura 11.1. Plataforma dSPACE DS1103:
a) tarjeta controladora DS1103 PPC instalada en caja de expansión PX4;
b) tarjeta de enlace DS817; c) panel de conectores CP1103/CLP1103.

La plataforma consiste de una tarjeta controladora DS1103 PPC que se encuentra instalada en una caja de expansión (*expansion box*) modelo PX4. Para realizar la comunicación entre el *host* PC y la tarjeta controladora DS1103 PPC se utiliza interfaz bus (también se puede utilizar interfaz ethernet). Para lo anterior, se utilizan las tarjetas de enlace DS817 (*slot* PCI en *host* PC) y DS814 (*slot* ISA de 16-*bit* en caja de expansión) comunicadas mediante fibra óptica. En la Tabla 11.3 y Tabla 11.4 se presentan las características técnicas de las tarjetas de enlace.

Tabla 11.3. Características técnicas de la tarjeta de enlace DS817 (basada en [72]).

Parámetro	Especificación
Host interface	32-bit PCI host interface / 5 V PCI slot / 33 MHz ±5%
Suporte de interfaz de enlace	DS814 / DS830 / MicroAutoBox
Conavión física	Crossed-over path cable: par trensado (CAT5 STP)
Conexion fisica	Fibra óptica: multimodo (62,5/125 μ m)
Largo máximo de cable por conexión	CAT5 STP: 10 m / Fibra óptica: 100 m
Protocolo	High-speed serial link
Máxima tasa de transferencia	100 Mbit/s
Fuente de alimentación	+5 V ±5%, 1,0 A desde PC

Tabla 11.4. Características técnicas de la tarjeta de enlace DS814 (basada en [72]).			
Parámetro	Especificación		
Slave interface	16-bit ISA slot in dSPACE expansion box		
Suporte de interfaz de enlace	DS815 / DS817 / DS819 / DS821 / DS830		
Conovión física	Crossed-over path cable: par trensado (CAT5 STP)		
Collexion fisica	Fibra óptica: multimodo (62,5/125 μ m)		
Largo máximo de cable por conexión	CAT5 STP: 10 m / Fibra óptica: 100 m		
Protocolo	High-speed serial link		
Máxima tasa de transferencia	100 Mbit/s		
Fuente de alimentación	+5 V ±5%, 1,0 A		

El panel de conectores CL1103 permite la entrada y salida de señales mediante conectores tipo BNC y Sub-D. Adicionalmente, este panel trae incluido un arreglo de LEDs (*Light-Emitting Diode*, del inglés), etiquetado como CLP1103, que indica el estado de las señales digitales. En esta aplicación el panel CLP1103 se utiliza para visualizar el estado de las señales de falla. Para conectar el panel de conectores con la caja de expansión se utilizan tres cables planos denominados P1, P2 y P2.

Para el caso particular de esta aplicación en el conector Sub-D hembra de 37-pin, etiquetado como *Slave* I/O, se conecta la Tarjeta Transmisora de Señales Ópticas. Las señales PWM utilizadas son las que se muestran en color rojo en la disposición de pines de la Tabla 11.5, las cuales corresponden a los 4 pulsos PWM monofásicos. Es importante mencionar que la carga de todos los pines del conector que tienen acceso a la fuente de alimentación del PC no debe exceder los 1,5 [A].

Conector	Pin	Señal	Pin	Señal
Slave I/O	1	GND		
Statene	2	SCAP1	20	GND
	3	SCAP3	21	SCAP2
	4	GND	22	SCAP4
G	5	ST2PWM	23	ST1PWM
	6	GND	24	ST3PWM
	7	SPWM1	25	GND
	8	SPWM3	26	SPWM2
	9	SPWM5	27	SPWM4
	10	SPWM7	28	SPWM6
	11	SPWM9	29	SPWM8
	12	STMRCLK	30	GND
	13	GND	31	STMRDIR
	14	STINT1	32	SPDPINT
1221	15	GND	33	STINT2
	16	SSIMO	34	SSOMI
	17	SCLK	35	SSTE
	18	SXF	36	SBIO
Line	19	VCC (+5V)	37	GND
a state of the second				

Tabla 11.5. Conector Sub-D Slave I/O (basada en [72]).

Por otra parte, mediante los canales ADC del panel CP1103 (conectores tipo BNC), mostrados en la Figura 11.2, se realimentan las variables medidas por los transductores y adaptadas al rango de lectura del dSPACE a través de la Interfaz Transductor/dSPACE. Se utilizan 12 de los 16 canales ADC multiplexados disponibles en el panel CP1103.



Figura 11.2. Conectores tipo BNC del panel CP1103.

En la Tabla 11.6 se especifican las principales características técnicas de los conversores ADC de la plataforma dSPACE DS1103. Es importante mencionar que 8 canales ADC (4 multiplexados + 4 paralelos) pueden ser muestreados simultáneamente.

Parámetro	Característica	Especificación
ADCs (multiplexados)	Canales	16 canales multiplexados equipados con 4 sample & hold ADCs.
	Resolución	16 bit
	Rango de tensión de entrada	$\pm 10 \text{ V}$
	Protección por sobretensión	±15 V
	Tiempo de conversión	1 μs
	Offset error	$\pm 5 mV$
ADCs (paralelos)	Canales	4 canales paralelos equipados con 1 sample & hold ADCs.
	Resolución	16 bit
	Rango de tensión de entrada	$\pm 10 \text{ V}$
	Protección por sobretensión	±15 V
	Tiempo de conversión	800 <i>n</i> s
	Offset error	$\pm 5 mV$

Tabla 11.6. Características técnicas de los ADCs del dSPACE DS1103 (basada en [72]).

11.1.2 Transductores de tensión

Los transductores de tensión utilizados corresponden al modelo LEM LV 20-P. Estos entregan la tensión en valor RMS y en este trabajo se utilizan para medir las tensiones fase-neutro de la red y la tensión en el enlace *dc*. Los parámetros de interés, obtenidos del *data sheet*, se presentan en la Tabla 11.7 y el diagrama de conexión se ilustra en la Figura 11.3. El LEM LV 20-P opera mediante una resistencia externa R1 conectada en serie en el primario, que permite obtener una corriente proporcional a la tensión que se requiere medir.

Parámetro	Descripción	Valor	Unidad
I _{PN}	Corriente nominal RMS en el primario	10	mA
I_{PM}	Rango de medición de corriente primaria	0-14	mA
R _M	Resistencia de medición (R _{M min} , R _{M max})	(100, 350)	Ω
I _{SN}	Corriente nominal RMS en el segundario	25	mA
K_N	Razón de conversión primario/secundario	2500:1000	-
Vc	Tensión de alimentación (±5%)	±12 o ±15	V
Х	Precisión @ IPN, TA=25°C, V _C =±15V	$\pm 1,1$	%

Tabla 11.7. Datos eléctricos del transductor de tensión LEM LV 20-P.



Figura 11.3. Diagrama de conexión del transductor de tensión LEM LV 20-P.

En esta aplicación se utiliza la tarjeta de transductores de tensión de la Figura 11.4, la cual posee cuatro canales y se alimenta con una tensión de ± 15 [V] dc. La resistencia R1 es de 39 [k Ω]/5 [W] para las tensiones fase-neutro de la red y de 67 [k Ω]/5 [W] para la tensión dc, por lo cual la tensión nominal en el primario es de 390 [V] RMS y 670 [V] dc respectivamente. La resistencia de medición R_M se implementa en la Tarjeta de Interfaz Transductor/dSPACE.



Figura 11.4. Tarjeta de transductores de tensión LEM LV 20-P.

11.1.3 Transductores de corriente

Los transductores de corriente utilizados corresponden al modelo LEM LA 55-P. Estos transductores miden corrientes en valor RMS utilizando el principio de efecto Hall. Para realizar la medición se debe pasar el conductor a través del orificio del transductor. Se utilizan estos sensores para realizar las mediciones de corrientes en la carga y el conversor. Las características y diagrama de conexión del LEM LA 55-P se presentan en la Tabla 11.8 y Figura 11.5 respectivamente (información obtenida de data sheet). La corriente nominal RMS en el primario es de 50 [A] con una razón de transformación de 1:1000, por lo cual en el secundario se tiene una corriente nominal RMS de 50 [mA].

Tabla 11.8. Datos electricos del transductor de corriente LEM LA 55-P.				
Parámetro	Descripción	Valor	Unidad	
I _{PN}	Corriente nominal RMS en el primario	50	А	
R _M	Resistencia de medición (R _{M min} , R _{M max})	(50, 160)	Ω	
I _{SN}	Corriente nominal RMS en el segundario	50	mА	
K _N	Razón de conversión primario/secundario	1:1000	-	
V _C	Tensión de alimentación (±5%)	$\pm 12 \text{ o} \pm 15$	V	
Х	Precisión @ IPN, TA=25°C, V _C =±15V	$\pm 0,65$	%	



Figura 11.5. Diagrama de conexión del transductor de corriente LEM LA 55-P.

En esta aplicación se emplea la tarjeta de transductores de corriente mostrada en la Figura 11.6, la cual posee cuatro canales y se alimenta con una tensión de ± 15 [V] dc. La resistencia de medición R_M se implementa en la Tarjeta de Interfaz Transductor/dSPACE. Se utiliza una tarjeta para las mediciones de las corrientes en la carga y otra para las mediciones en el conversor.



Figura 11.6. Tarjeta de transductores de corriente LEM LA 55-P.

11.2 Anexo B: Programación dSPACE DS1103

Esta guía se refiere a la plataforma dSPACE DS1103 que se encuentra instalada en el Laboratorio de Electrónica de Potencia, Control y Máquinas de la Universidad de Chile. A continuación se describen los pasos de la programación Simulink® de esta plataforma con el objeto de crear una aplicación en tiempo real. El ejemplo que se presenta consiste en la generación de pulsos PWM trifásicos.

11.2.1 Encendido/apagado de la plataforma dSPACE

Para encender la plataforma dSPACE, primero se debe encender la caja de expansión y luego el PC principal (*host* PC). Para apagar la plataforma dSPACE, primero se deben desactivar todos los dispositivos externos conectados a la plataforma, luego el *host* PC y finalmente la caja de expansión. Es importante mencionar que no se debe apagar la caja de expansión mientras el *host* PC se encuentre en ejecución, ya que puede conducir a errores impredecibles.

11.2.2 Iniciar interfaz RTI

Una vez encendido el sistema dSPACE, lo primero que se debe realizar es iniciar la interfaz RTI (*Real-Time Interface*, del inglés), la cual permite el enlace entre MATLAB/Simulink® y la plataforma dSPACE. Al utilizar MATLAB/Simulink® para construir el modelo en tiempo real, el código C es automáticamente generado por Simulink® CoderTM (anteriormente Real-Time Workshop®) en conjunto con la interfaz *Real-Time Interface* de la plataforma dSPACE (la forma de generar este código se describe en la sección 11.2.3). Los pasos para iniciar la interfaz RTI son los que se describen a continuación.

i) Iniciar MATLAB R2011a

Al iniciar MATLAB R2011a se despliega el diálogo de la Figura 11.7, en el cual se debe seleccionar la interfaz RTI instalada en el *host* PC, que en este caso corresponde a la interfaz RTI1103.



Figura 11.7. Diálogo de inicio de MATLAB R2011a.

ii) Abrir la librería *rtilib1103* de la plataforma dSPACE

Para abrir la librería correspondiente a la plataforma instalada se debe ingresar el comando *rti* en la ventana de comandos de MATLAB (también se puede utilizar el comando *rti1103*). Esta librería contiene los bloques RTI, información y ejemplos para la plataforma dSPACE DS1103 y su interfaz se presenta en la Figura 11.8.

🙀 Library: rtilib1:	103	
File Edit View	Format DSM	PBLIB Help
Real-Time I for the DS1	nterface 103 PPC Con	troller Board
Simulink	TaskLib	MASTER PPC
Blocksets	Extras	SLAVE DSP F240
Help	Demos	SLAVE MC C164
RTI Board Library Version 6.9.1 (c) Copyright 2012, dSPACE GmbH. All rights reserved.		

Figura 11.8. Librería *rtilib1103* del sistema dSPACE DS1103.

11.2.3 Generar aplicación en tiempo real

En esta sección se ejemplifica la creación de una aplicación en tiempo real mediante la generación de señales PWM trifásicas. Se comienza haciendo clic sobre el icono Simulink de la Figura 11.8, con lo cual se accede al entorno Simulink ilustrado en la Figura 11.9.



Figura 11.9. Entorno Simulink.

Luego, desde la barra menú se debe seleccionar la secuencia *File-New-Model*, con lo cual se despliega la ventana presentada en la Figura 11.10 y en donde se debe construir mediante bloques Simulink y RTI dSPACE el modelo que se desee implementar, en este caso un PWM trifásico.



Figura 11.10. Editor de Simulink.

Para generar el PWM trifásico se utiliza el bloque RTI denominado DS1103SL_DSP_PWM3. Para obtener este bloque se debe hacer clic sobre el icono SLAVE DSP F240 de la librería *rtilib1103*, mostrada en la Figura 11.8, y luego se debe arrastrar hasta el editor de Simulink. Las señales moduladoras, sinusoidales desfasadas en 120°, se ingresan mediante el bloque *Sine Wave* de Simulink. Se agrega el bloque de ganancia K_m que permite modificar la amplitud de la señal moduladora y un bloque *stop* que permite iniciar/detener la generación de los pulsos PWM. Como se verá en la siguiente sección, los bloques K_m y *stop* se controlan en tiempo real desde el entorno gráfico ControlDesk de la plataforma dSPACE.



Figura 11.11. PWM trifásico implementado en Simulink.

continuación presenta la configuración de los parámetros del bloque Α se DS1103SL_DSP_PWM3, para lo cual se debe hacer doble-clic sobre el correspondiente icono. En la Figura 11.12 se ilustra la configuración de la frecuencia de conmutación, *PWM frecuency*, que corresponde a 5 [kHz] y el tiempo de retardo, Deadband, entre la señal PWM y la señal PWM complementaria que corresponde a 2,1 [μ s]. En la Figura 11.13 se presentan los estados de inicio y término de las señales PWM. Estos estados fueron establecidos por seguridad en nivel bajo o TTL Low (se debe tener en cuenta la lógica de salida de la tarjeta transmisora de pulsos ópticos).

Initialization	PWM Stop and Termination	
Provides a 3-Pha variable duty cyv TL level during	ase PWM generation with original and cles and a variable deadband, and ena run time.	inverted outputs, ables PWM Stop to
PWM frequency		
lange :	Frequency :	
.25 Hz - 5 MHz	5000 Hz	
Deadband		
kange: D) - 100 us	2.1 US	

Figura 11.12. Frecuencia de la señal portadora y tiempo de retardo.

🛃 DS1103SL_DSP_PWM3 [pwm3]	M DS1103SL_DSP_PWM3 [pwm3]
DS1103 Slave DSP 3-Phase PWM Generation	DS1103 Slave DSP 3-Phase PWM Generation
Unit Initialization PWM Stop and Termination	Unit Initialization PWM Stop and Termination
Initial PWM Signal	Termination PWM Signal
Suspends PWM to TTL level or activates PWM with initial setting.	Enables PWM Stop to TTL level for runtime and termination or activates PWM signal generation only for termination state.
Channel PWM Stop PWM Signal	Channel PWM Stop PWM Signal
a o suspend to output with	a o suspend to output with
a: TTL Low duty cycle Value	a : TTL Low duty cycle Value
/a: TTL Low Range 0 - 1 to: 0.5	/a : TTL Low Range 0 - 1 to : 0.5
b (a) suspend to (C) output with	b o suspend to output with
b: TTL Low duty cycle Value	b : TTL Low v duty cycle Value
/b : TTL Low Range 0 - 1 to : 0.5	/b : TTL Low Range 0 - 1 to : 0.5
C (a) suspend to C output with	C suspend to output with
c: TTL Low duty cycle Value	c: TTL Low v duty cycle Value
/c: TTL Low Range 0 - 1 to: 0.5	/c: TTL Low Range 0 - 1 to: 0.5
dSPACE OK Cancel Help App	V dSPACE OK Cancel Help Apply
a)	b)

Figura 11.13. Estados de inicio y término de las señales PWM: **a**) inicio; **b**) término.

Finalmente, se guarda el modelo como un archivo MDL que en este caso se le asignó el nombre *pwm3.mdl* y se procede a generar la aplicación en tiempo real. Para esto último, se debe seleccionar en la barra menú la secuencia *Simulation-Configuration Parameters*, Figura 11.14, con lo cual se despliega la ventana de la Figura 11.15.





Select:	Target selection							
Solver	System target file: rti1103.tlc						Browse.]
Data Import/Export Ontimization	Language:	anguage: C					•	
Diagnostics	Description:	dSPACE DS11	SPACE DS1103 Hardware Platform					
- Hardware Implementat Model Referencing	Build process							
Simulation Target	TLC options:							
Code Generation	Makefile configura	tion						
Report	Generate mak	efile						
Symbols	Make command: make_r		ko rti					
Custom Code								
Debug	Template makefile: rti1103.tmf			t i i i i i i i i i i i i i i i i i i i				
RTI simulation opti RTI general build o RTI load options RTI variable descri RTI variable descri	Code Generation Select objective:	Advisor		Unspecified		•		
	Check model before generating code:			Off		•	Check model	
	Generate code	only					Build	5

Figura 11.15. Configuración de parámetros para el archivo pwm.mdl.

Luego, se debe especificar el tiempo de muestreo en la opción *Solver* (200 [μ s] para esta aplicación), seleccionar *Code Generation* y hacer clic en *Build*, con lo cual se inicia la creación de la aplicación en tiempo real (Simulink® CoderTM genera el correspondiente código C). En este proceso de construcción se compila el código C generado, se enlazan los archivos de objeto y librerías en una aplicación ejecutable y se descarga la aplicación para ser aplicada al *hardware*. Al finalizar la creación de la aplicación, la ventana de comandos de MATLAB despliega el mensaje de la Figura 11.16. Por su parte, en el modelo en bloques de Simulink aparece el logo *RTI Data* en la parte superior izquierda, Figura 11.17.

📣 MATLAB 7.12.0 (R2011a)						
File Edit Debug Parallel Desktop Wine	low Help					
🝸 😂 🐇 ங 🛍 🥙 🔍 👔 🗊 😰 🥥 Current Folder: C:\Users\Eduardo\Desktop\PWM3 🗸 👻 📾						
Shortcuts 🖪 How to Add 🖪 What's New						
Current Folder 🗰 🖛 🗙	Command Window 🔫 🗖 🖉	× Workspace → □ ? ×				
Cesktop > PWM3 > P (2) (2) (2) (2) (2) (2) (2) (2) (2) (2)	COMPILING "C:\Program Files (x86)\dSPACE RCPHIL 7.4\MATLAB\RTI\RTI\C\rti_sim_engine.c" COMPILING "C:\Program Files (x86)\dSPACE RCPHIL 7.4\MATLAB\RTI\RTI\C\rti_init_c.c" COMPILING "C:\Program Files (x86)\dSPACE RCPHIL 7.4\MATLAB\RTI\RTI\C\rti_assert.c" COMPILING "C:\Program Files (x86)\dSPACE RCPHIL 7.4\MATLAB\RTI\RTI\O\rti_assert.c" COMPILING "C:\Program Files (x86)\dSPACE RCPHIL 7.4\MATLAB\RTI\RTI\O\rti_siv.c" LINKING APPLICATION LINKING APPLICATION "pwm3.sdf" [#1] dsl103 - RTLIB: DSl103 serial number: 41550 (0) [#2] dsl103 - RTLIB: DSl103 serial number: 41550 (0) [#3] dsl103 - RTLI B: Application UUD: 1A0CE47F-6AE1-44F8-8FFF-46DFA745BD6E (0) [#3] dsl103 - RTLI Initializing (720) [#4] dsl103 - RTLI B SUDSP: dSPACE firmware rev. 3.4 detected. (500) [#5] dsl103 - RTL: Simulation state: RUN (700) LOADING FINISHED MAKE FROCESS SUCCEEDED ### Successful completion of Real-Time Workshop build procedure for model: pwm3 *** Finished RTI build procedure for model pwm3 *** Finished RTI build procedure for model pwm3	 Image: Sel Va Name ~ Va Va e Va 				
Details ^		Comman → 🗖 🔻 🗙				
start		OVR				

Figura 11.16. Entorno MATLAB al terminar la generación de la aplicación en tiempo real.



Figura 11.17. Entorno Simulink al terminar la generación de la aplicación en tiempo real.

Al finalizar el proceso de creación de la aplicación en tiempo real se generan los archivos mostrados en parte lateral izquierda de la Figura 11.16. El archivo PPC corresponde a la aplicación en tiempo real para ser descargada a la tarjeta PowerPC. El archivo MAP contiene información sobre las direcciones de las variables del modelo. El archivo TRC contiene la descripción de las variables del modelo, necesarias para la creación de entornos gráficos mediante la herramienta ControlDesk del dSPACE (lo cual se revisará en la siguiente sección). Finalmente, el archivo SFD contiene la descripción del sistema con referencias a los archivos anteriores, y como se verá en la siguiente sección, este archivo es necesario para cargar la aplicación en tiempo real y experimentar con ella en el entorno ControlDesk.

11.2.4 Crear experimento en ControlDesk 3.7.4

ControlDesk es el *software* de experimentación de la plataforma dSPACE, el cual ofrece todas las funciones para controlar, monitorear y automatizar (instrumentación) con el objetivo de

interactuar con la aplicación en tiempo real. La versión del *software* ControlDesk 3.7.4 corresponde a ControlDesk Developer Version.

Para comenzar a trabajar con ControlDesk se debe ir al menú inicio de Windows y seleccionar dSPACE ControlDesk 3.7.4, con lo cual se despliega el entorno de trabajo mostrado en la Figura 11.18.



Figura 11.18. Entorno de trabajo de ControlDesk.

La zona enmarcada en verde corresponde al menú principal y a los iconos de acceso rápido. Los iconos de interés están seleccionados y de izquierda a derecha se aplican para: Crear nuevo diagrama de instrumentación o *layout*, cargar una aplicación o modelo, reiniciar/detener aplicación y corresponde de visualización del diagrama de instrumentación (corresponde al navegador de plataforma dSPACE, en donde se observa que se ha identificado el sistema dSPACE DS1103 y el subsistema *slave* DSP registrado por ControlDesk. Dado a que aún no se ha cargado la aplicación en tiempo real, la plataforma dSPACE se encuentra con el icono . Mediante el menú File Selector, que se encuentra dentro del recuadro azul, se puede acceder a la carpeta en donde fue creada la aplicación en tiempo real, que en este caso se denomina PWM3.

Antes de crear un nuevo *layout* se debe cargar la aplicación sobre la cual se desea operar. Para esto se debe hacer clic sobre el icono , con lo cual se despliega la ventana ilustrada en la Figura 11.19. Aquí se debe buscar la carpeta donde fue guardada la aplicación (carpeta PWM3) y se debe seleccionar el archivo de descripción del sistema cuya extensión es SDF. Lo anterior, también se puede realizar utilizando el menú <u>File Selector</u>, donde se busca el archivo SDF y se arrastra hasta el icono de la tarjeta dSPACE en el navegador de la plataforma. Otra forma es mediante la secuencia *File-Open Variable File*.

🞘 Load Application or Model						
Look in: 🔑 PWM3	▼ ← 🗈 💣 🖃 ▼					
Name	Туре					
🌗 pwm3	File folder					
퉬 pwm3_rti1103	File folder					
퉬 slprj	File folder					
pwm3.sdf	SDF File					
•	•					
File name: pwm3 Open						
Files of type: System Description File (*.sdf)						

Figura 11.19. Cargar aplicación (archivo SDF).

Con esto la aplicación es cargada y el procesador de tiempo real comienza a operar, apareciendo el icono • en el navegador de la plataforma dSPACE, Figura 11.20. El contenido de la aplicación cargada (archivo SDF) aparece en una nueva pestaña en la parte inferior del entorno de trabajo, cuya etiqueta es *c:\users\eduardo\desktop\pwm3\pwm3.sdf*. Como se ha mencionado, este archivo contiene la descripción de las variables de la aplicación.



Figura 11.20. Entorno ControlDesk con aplicación cargada.

En la barra de menú y mediante el icono \bowtie o la secuencia *File-New-Layout* se puede abrir un nuevo archivo para crear un diagrama de instrumentación para la aplicación que ha sido cargada, con esto el entorno de trabajo muestra la apariencia de la Figura 11.21.



Figura 11.21. Entorno ControlDesk con nuevo layout.

Para comenzar se debe hacer clic en el modo de visualización de edición (*Edit Mode*), en el cual se puede agregar, borrar, posicionar, conectar y configurar instrumentos. Con esto en mente, desde el panel enmarcado en rojo de la Figura 11.21 se debe seleccionar el instrumento y para agregarlo en el *layout* se debe dibujar un rectángulo con el *mouse*. De esta forma se agregan todos los instrumentos que se muestran en la Figura 11.22 y cuyas descripciones se acceden haciendo clic en el icono *en que se encuentra a la izquierda del layout*.



Figura 11.22. Layout con instrumentos seleccionados.

Los bloques utilizados corresponden a *Static Text, MultiStateLED, PushButton, Display* y *Slider*. El bloque *PushButton* se utiliza para iniciar/detener la generación de las señales PWM y mediante el bloque *MultiStateLED* se visualiza el correspondiente estado. A través del bloque *Slider* se modifica la amplitud de la señal moduladora y su valor se despliega en un bloque *Display*. Para lo anterior, se utilizan las variables *stop* y K_m que se encuentran en el archivo SDF. Para enlazar estas variables a los correspondientes instrumentos se debe seleccionar la variable en Em Model Root y luego seleccionar y arrastrar el correspondiente puntero E Gain hasta el instrumento, tal como se ilustra en la Figura 11.23.



Figura 11.23. Enlace entre las variables y los instrumentos del layout

Una vez hecho lo anterior, se debe realizar la configuración de cada uno de los instrumentos, definiendo sus límites, tamaño de texto, apariencia, estilo, color, etc. Luego, se pasa al modo de visualización de prueba (**a** *Test Mode*), en el cual se puede verificar la operación de los instrumentos sin transferir datos. El resultado de todo lo anterior se presenta en la Figura 11.24.



Figura 11.24. Modo de prueba del *layout*.

Finalmente, se inicia la operación de la aplicación en tiempo real haciendo clic sobre el modo de visualización de animación (*Animation Mode*). Con esto las conexiones de datos son activadas, permitiendo la transferencia de datos desde/hacia la plataforma de simulación. De esta forma, se puede iniciar/detener la generación de las señales PWM y modificar la amplitud de la señal moduladora, tal como se muestra en la Figura 11.25.



Figura 11.25. Modo de operación del layout.