



UNIVERSIDAD DE CHILE
FACULTAD DE CIENCIAS FÍSICAS Y MATEMÁTICAS
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA

DISEÑO E IMPLEMENTACIÓN DE UN SOC EN UN FPGA BASADO EN EL ISA DE RISC-V: INSTRUCCIONES DE EXTENSIÓN ATÓMICA E INTERFAZ DE USUARIO.

MEMORIA PARA OPTAR AL TÍTULO DE
INGENIERO CIVIL ELÉCTRICO

MARCELO IVÁN URRUTIA SALAZAR

PROFESOR GUÍA:
FRANCISCO RIVERA SERRANO

MIEMBROS DE LA COMISIÓN:
GIANLUCA D'AGOSTINO MATUTE
JOSÉ GONZALEZ GARCIA

SANTIAGO DE CHILE
2023

Resumen

En esta memoria se continúa el desarrollo del SoC diseñado por Gianluca Vincenzo D'Agostino Matute en su memoria de título del año 2021. Este sistema es capaz de trabajar con el ISA (*Instruction Set Architecture*) libre de RISC-V y posee: el conjunto de instrucciones base I para números enteros, la extensión de instrucciones M para multiplicaciones y divisiones de enteros, y la extensión de instrucciones F de punto flotante precisión simple.

El trabajo incorpora al sistema la extensión de instrucciones A o atómicas en el SoC desarrollado. Esta permite la sincronización en la memoria de datos. En el trabajo se propone un rediseño del SoC ya implementado, cambiando la estructura de algunos módulos existentes, e incorporando otros nuevos. El SoC obtenido, es un sistema que realiza correctamente la lectura de las nuevas instrucciones atómicas. Para comprobar su correcto funcionamiento, se realizan simulaciones dentro del *software* que se ha utilizado durante el trabajo.

Tabla de Contenido

1. Introducción	1
1.1. Contexto	1
1.2. Motivación	1
1.3. Objetivos del trabajo	1
2. Marco Teórico	3
2.1. Sistemas Digitales	3
2.2. Arquitectura de Computadores	3
2.3. FPGA y Targeta de Desarrollo a utilizar	6
2.4. RISC-V	9
2.5. Instrucciones Atómicas	9
3. Estado del Arte	15
3.1. Diseño e implementación de un SoC en un FPGA basado en el ISA de RISC-V	15
3.2. Diseño de un Core RISC-V en SiFive	15
4. Diseño Propuesto	16
4.1. Load-Reserved y Store-Conditional	18
4.1.1. Load Reserved	19
4.1.2. Store Conditional	20
4.2. Instrucciones AMO	21
5. Implementación	23
5.1. Diseño	23
5.1.1. Módulo de Instrucciones Atómicas	23
5.1.2. Compilador de Assembler a Binario	24
5.2. Rediseño	25

5.2.1. Interfaz de Usuario	25
5.2.2. Instruction Decoder	26
5.2.3. Módulo de Registros	26
5.3. Control	28
6. Verificación y Pruebas	30
7. Conclusiones	35
Bibliografía	36
ANEXOS	37
Anexo A	37
Anexo B	49
Anexo C	62
Anexo D	71
Anexo D	83
Anexo E	87
Anexo F	87
Anexo G	88
Anexo H	89

Índice de Tablas

2.1.	Datagrama de Instrucción Atómica [8]	10
2.2.	Distribución de bits lr.w. Fuente: [1]	11
2.3.	Distribución de bits sc.w. Fuente: [1]	11
2.4.	Distribución de bits amoswap.w. Fuente: [1]	11
2.5.	Distribución de bits amoadd.w. Fuente: [1]	12
2.6.	Distribución de bits amoxor.w. Fuente: [1]	12
2.7.	Distribución de bits amoand.w. Fuente: [1]	12
2.8.	Distribución de bits amoor.w. Fuente: [1]	13
2.9.	Distribución de bits amomin.w. Fuente: [1]	13
2.10.	Distribución de bits amomax.w. Fuente: [1]	13
2.11.	Distribución de bits amominu.w. Fuente: [1]	14
2.12.	Distribución de bits amomaxu.w. Fuente: [1]	14

Índice de Ilustraciones

2.1. Ejemplo del <i>datapath</i> de un <i>Single Cycle</i> . Fuente: [7]	5
2.2. Ejemplo <i>datapath Pipeline</i> . Fuente: [7]	6
2.3. Tarjeta <i>NEXYS A7</i> . Fuente: [6]	8
4.1. Diagrama de Bloques simplificado inicial. Fuente: [2]	16
4.2. Diagrama de Bloques simplificado propuesto.	18
4.3. Diagrama de Flujo simplificado Load Reserved.	19
4.4. Diagrama de Flujo simplificado Store Conditional.	21
4.5. Diagrama de Flujo simplificado AMO.	22
5.1. Diagrama de bloques del modulo <i>checkAtomic</i>	23
5.2. Cómo se desplegaba una D en el <i>display</i> de 7 segmentos.	25
5.3. Cómo se desplega ahora una D en el <i>display</i> de 7 segmentos.	26
5.4. Código del <i>Control Hazard</i> y nuevo cálculo de PC.	29
6.1. Imagen de la memoria obtenida en la Simulación.	31
6.2. Imagen de los registros obtenida en la Simulación.	32
6.3. Imagen de la memoria obtenida en la Simulación.	33
6.4. Imagen de los registros obtenida en la Simulación.	34
7.1. Configurando el nombre y directorio del nuevo proyecto de <i>Vivado</i>	89
7.2. : Selección de los archivos a importar cómo código fuente.	90
7.3. : Final de la ventana de selección.	90
7.4. : Final de la ventana de selección <i>constraints</i>	91
7.5. : Ventana de selección de tarjeta.	91

Capítulo 1

Introducción

1.1. Contexto

En esta Memoria se continúa el desarrollo del SoC diseñado por Gianluca Vincenzo D'Agostino Matute en su memoria de título del año 2021. Este fue desarrollado para el ISA (*Instruction Set Architecture*) libre de RISC-V y posee: el set de instrucciones base I para números enteros, el set de instrucciones M para multiplicaciones y divisiones de enteros, y el set de instrucciones F de punto flotante precisión simple.

1.2. Motivación

En los últimos años la industria tecnológica ha vivido la aparición de RISC-V, una arquitectura y conjunto de instrucciones de bajo nivel libre desarrollado en la Universidad de California en Berkeley que, al ser libre y con el objetivo de abarcar instrucciones simples a diferencia de otras arquitecturas, da como resultado el desarrollo de hardware simple y de bajo consumo energético para su ejecución. Esto último ha despertado el interés de diversos actores en la industria para fomentar su desarrollo y crecimiento. [5] [2]

Empresas como *Nvidia*, *AMD*, *SiFive* y *Huawei*, son algunas de las muchas empresas interesadas en esta arquitectura e instrucciones [5], por lo que adentrarse en la comprensión de estas crea dos objetivos pedagógico interesantes que son una motivación para este y futuros trabajos.

1. Tener el SoC para que los estudiantes puedan ejecutar, probar y comprender el funcionamiento de las instrucciones de RISC-V en el curso Arquitectura de Computadores [5].
2. Usar el SoC como un espacio de desarrollo escalable en proyectos como memorias o trabajos de título, que sea capaz de incorporar nuevas instrucciones con cada mejora usando conocimiento y herramientas entregadas en cursos como [3], [4] y [5]. Este trabajo es la primera incorporación de nuevas instrucciones desde su primer desarrollo.

1.3. Objetivos del trabajo

El objetivo general es incluir, en el desarrollo del SoC, el diseño e implementación del conjunto de instrucciones “atómicas”, denominada “A”. Este conjunto contiene instrucciones

que leen, modifican y escriben “atómicamente” (indivisiblemente) la memoria para admitir la sincronización entre múltiples RISC-V *harts* (o *threads*) que se ejecutan en el mismo espacio de memoria.

Para el desarrollo del objetivo general, se desarrollarán distintos objetivos específicos:

1. Clasificar las funciones atómicas, reconociendo sus estructuras y utilidad.
2. Estudiar la incorporación de hardware y la nueva estructura de este para el uso de funciones atómicas
3. Diseñar e implementar el hardware necesario para el correcto funcionamiento del nuevo SoC y del entorno de ejecución.
4. Poner en práctica la metodología de diseño *Top-Down* en el desarrollo de sistemas digitales.
5. Utilizar una Tarjeta de Desarrollo FPGA (Nexys A7 de Digilent) como plataforma de prototipado y para la implementación final.
6. Dominio y uso de HDL (*Hardware Description Language*), el cual se utiliza para sintetizar todos los diseños digitales realizados sobre el FPGA y para realizar las simulaciones.
7. Creación de pruebas de funcionamiento de los diseños obtenidos, previo a la implementación en hardware sobre el FPGA.
8. Obtener el nuevo SoC, haciendo mejoras en la interfaz de usuario, y corroborar su correcto funcionamiento.

Capítulo 2

Marco Teórico

En esta sección, se presentan los fundamentos teóricos básicos para abordar el problema. Primeramente, se enseñan los fundamentos generales del trabajo, entendiendo que es un sistema digital, o un computador y sus partes. Luego, comprender a grandes rasgos la arquitectura e ISA de RISC-V, el cual se utiliza en el trabajo, y explicando las extensiones ya aplicadas en el SoC. Finalmente, se explica en detalle qué es la extensión atómica y qué hacen sus instrucciones. Cabe destacar que las definiciones entregadas con excepción de la extensión atómica en esta sección están basadas en el trabajo de Gianluca [2], así mismo, estas están basadas en los cursos [3], [4] y [5].

2.1. Sistemas Digitales

Un sistema digital es un dispositivo electrónico que utiliza lógica binaria para ejecutar tareas. Prácticamente, cualquier función que pueda realizar una máquina puede ser controlada mediante un sistema digital. Los sistemas digitales pueden ser:

1. Combinacionales o secuenciales. Los circuitos combinacionales no dependen de un reloj, es decir, las salidas dependen solo de las señales de entradas. Los circuitos secuenciales además de depender de las señales de entrada, dependen de un reloj que determina cuando se definen las salidas. Es importante destacar que los circuitos combinacionales forman parte de los secuenciales.
2. Si es una máquina de estados (*Finite State Machine* o FSM), puede ser de Moore, donde las salidas solo dependen del estado actual, o de Mealy, donde también dependen de las entradas. Una máquina de estados es secuencial.
3. Ser de propósito general, como un microcontrolador o un computador, o específico, como una calculadora o un sistema de alarmas.

2.2. Arquitectura de Computadores

Un computador es un sistema digital de propósito general, el cual es programable y debe interactuar con el usuario. Este tipo de sistemas, en general, se componen de los siguientes elementos:

1. **La CPU:** o procesador, se encarga de procesar toda la información del sistema.

- Tiene una arquitectura, es la estructura general del sistema. Depende de un conjunto de instrucciones (ISA: *Instruction Set Architecture*) que el procesador debe ser capaz de leer y ejecutar. Dichas instrucciones se codifican en binario y se almacenan en memoria. Según la filosofía de diseño del conjunto de instrucciones, puede ser simples o complejas:
 - **RISC** (*Reduced Instruction Set Computer*): Busca simplificar al máximo el conjunto de instrucciones requeridas.
 - **CISC** (*Complex Instruction Set Computer*): Busca acercar instrucciones a los lenguajes de alto nivel, es decir, tienen mayor complejidad.
- Para ejecutar una instrucción, la CPU posee un *Datapath*, que es un conjunto de unidades funcionales (unidades lógicas que realizan tareas específicas como la ALU, Muxes, etc) cuyo objetivo es realizar operaciones de procesamiento de datos, acceso a registros y manejo de buses de datos. Este *Datapath* posee una unidad de control que indica qué unidades funcionales están en uso. El *Datapath* puede poseer diferentes etapas de ejecución para realizar una instrucción, siendo las siguientes 5 etapas las más típicas:
 - **Fetch:** etapa en la que se lee en la memoria la instrucción a ejecutar.
 - **Decode:** etapa en la que se decodifica la instrucción en distintas señales y se leen los registros necesarios para su ejecución.
 - **Execute:** etapa en la que se ejecuta la operación aritmética/lógica de la instrucción.
 - **Memory:** etapa en la que se accede a la memoria si la instrucción lo necesita, tanto para guardar como para cargar valores.
 - **Write Back:** etapa en la que se guarda, si corresponde, el resultado de la instrucción en un registro.
- Puede ser *Single-Cycle*, *Multi-Cycle* o *Pipelined*:
 - Un procesador **Single-Cycle** (figura 2.1) funciona de tal manera que la instrucción se ejecuta en un solo ciclo de reloj, pasando por todo el *Datapath* antes de seguir con el siguiente ciclo. Debido a esto, el *Datapath* es más complejo.
 - El procesador **Multi-Cycle** presenta un *datapath* simplificado, esto gracias a que las unidades funcionales para cada etapa de la ejecución de la instrucción son la misma dado a que la instrucción se ejecuta en múltiples ciclos de reloj.
 - El procesador **Pipelined** (figura 2.2, es el estándar para un procesador de alto rendimiento. Su *datapath* está basado en el de un procesador *Single-Cycle*, pero es capaz de aumentar la frecuencia del reloj al separar el *datapath* en las distintas etapas (*fetch*, *decode*, *execute*, *memory* y *write back*) las cuales ahora se pueden ejecutar de forma paralela. La separación se hace con registros para guardar los resultados de cada etapa hasta el siguiente ciclo de reloj.

Al tener distintas instrucciones ejecutándose de manera paralela, si una instrucción requiere algún dato que aún no se ha definido en su etapa, pero que debía cambiar por una instrucción anterior (ejemplo, estar leyendo un registro

que en teoría debería tener una suma, pero esa suma también se está ejecutando), es necesario recuperar ese valor de manera adelantada. A esto se le llama *Data Hazard*, y se define como la dependencia de datos entre etapas. De la misma manera, si se predice que se debe ejecutar una instrucción cuando en realidad no es así (debido a un salto de dirección o algo similar) se ejecuta un *Control Hazard*, el cual anula las instrucciones mal predichas.




Figura 2.1: Ejemplo del *datapath* de un *Single Cycle*. Fuente: [7]




Figura 2.2: Ejemplo *datapath Pipeline*. Fuente: [7]

2. **Sistema de memoria:** la memoria se encarga de almacenar la información con la que trabaja todo el sistema, ya sean datos y/o instrucciones. Hay distintos tipos, clasificados por velocidad, y en consecuencia, por costos.

- **Caché:** Memoria más cercana a la CPU (integrada en la cpu misma), la más veloz y costosa. Al quitar la energía de esta, se pierde información.
- **RAM:** Memoria un poco más económica, por ende, con mayor almacenamiento y más lenta que la anterior. Al quitar la energía de esta, se pierde información.
- **Disco duro:** Mecánico o sólido, el disco duro es más barato que la Memoria RAM, de mayor almacenamiento, pero velocidad mucho menor. Si es capaz de mantener la información luego de quitarle la alimentación (por un periodo considerablemente largo de tiempo).

3. **Dispositivos de entrada/salida (E/S):** estos son el medio por el cual el sistema recibe información e interactúa con el mundo real

2.3. FPGA y Targeta de Desarrollo a utilizar

Un FPGA (figura 2.3) (*Field Programmable Gate Arrays*)^[3], hecha de silicio, es una pieza de hardware reprogramable físicamente, es decir, se puede cambiar su estructura interna reconectando los transistores que posee dentro. Esto permite implementar diferentes diseños de hardware en el mismo chip y actualizarlos de ser necesario.

La tarjeta utilizada corresponde a la Nexys A7, fabricada por Digilent y basada en el chip FPGA Artix-7 100T de Xilinx. Esta tarjeta es una plataforma de desarrollo de circuitos digitales completa que, en general, permite un desarrollo sin necesidad de otros componentes. Entre los componentes que posee se destacan [6]:

- 16 interruptores de usuario.
- 16 LED de usuario.
- 2 LED tri-color.
- 2 pantallas de 4 dígitos de 7 segmentos.
- 5 pulsadores + 1 de reinicio CPU + 1 de reinicio de configuración FPGA
- Puerto USB UART/JTAG compartido.
- Micrófono (PDM).
- Conector VGA de 12 bits.
- Conector de audio (+ salida de audio PWM).
- Conector Ethernet.
- Conector de host USB.
- Sensor de temperatura.
- Acelerómetro de 3 ejes.
- 16MB de Cellular RAM.
- Conector de tarjeta Mirco SD.
- 128 MiB DDR2
- puertos Pmod para señales XADC.
- puertos Pmod para I/O.

Por otra parte, es importante destacar que el Artix-7 100T cuenta con:

- 15.850 logic slides, cada uno con cuatro 6-input LUTs (look-up tables) y 8 flip-flops.
- 1.188 Kbits de fast block RAM.
- 240 DSP slices (Digital Signal Processing).
- Un analog-to-digital converter (XADC) en el chip.
- Velocidades de reloj interno superiores a 450MHz.
- 6 clock management tile (CMT), cada uno con phase-locked loop (PLL).




Figura 2.3: Tarjeta *NEXYS A7*. Fuente: [6]

2.4. RISC-V

La implementación se realizará utilizando la arquitectura e ISA de RISC-V [8], un procesador de Hardware Libre desarrollado en la University of California, Berkeley. A continuación, se presentan los principales objetivos del proyecto RISC-V:

- El desarrollo de un ISA completo, abierto y gratuito
- El desarrollo de un ISA útil para la implementación directa de hardware nativo, no solo para simulación o traducción binaria.
- El desarrollo de un ISA sencillo y eficiente, que evite el desarrollo de arquitecturas demasiado complicadas.
- Desarrollar un ISA segmentado, es decir, compuesto por un ISA básico con las instrucciones más simples, pero completamente funcional por si solo y por extensiones estandarizadas de este ISA base, que son útiles para el desarrollo de software de propósito general.
- Soporte para el estándar 2008 IEEE-754 para el cálculo de punto flotante.
- El desarrollo de las variantes en 32 bits (*word*) y 64 bits (*double*).

El nombre asignado al ISA base es I (con el prefijo RV32 o RV64, según la variante elegida), y se compone por instrucciones de cálculo de números enteros, cargas de números enteros, almacenamiento de números enteros e instrucciones de flujo de control. A continuación, se listan las extensiones estándares más importantes:

- M: extensión de multiplicación y división de enteros. Agrega instrucciones para multiplicar y dividir valores contenidos en los *integer registers*.
- A: extensión de instrucciones *atomic*. Agrega instrucciones que leen, modifican y escriben de forma “atómica” (sin división, evita la pérdida de información) la memoria para la sincronización entre *harts*.
- F: extensión de punto flotante de precisión simple. Agrega registros de punto flotante, instrucciones de precisión simple, cargas y almacenamiento de precisión simple.
- D: extensión de punto flotante de precisión doble. Expande los registros de punto flotante y agrega instrucciones computacionales de precisión doble, y cargas y almacenamiento de precisión doble.
- C: la extensión de instrucción comprimida proporciona formas más estrechas (16 bits) de instrucciones comunes.

2.5. Instrucciones Atómicas

La extensión de instrucción atómica estándar [8], denominada A, contiene instrucciones que leen, modifican y escriben atómicamente la memoria para admitir la sincronización entre

múltiples RISC-V *harts* que se ejecutan en el mismo espacio de memoria. Las dos formas de instrucciones atómicas proporcionadas son las instrucciones *load-reserved/store-conditional* y las instrucciones *atomic fetch-and-op memory (AMO)*. Ambos tipos de instrucciones atómicas admiten varios ordenamientos de consistencia de memoria que incluyen semántica desordenada, adquirida, liberada y secuencialmente consistente y permiten el uso de *word* (instrucciones para 32 bits) y de *double* (para 64 bits). Los ordenamientos de consistencia de memoria y la utilización de esta función para *double* están fuera del alcance del trabajo, por lo que no serán abordados.

Las instrucciones atómicas son de tipo R. Esto define su estructura, otras instrucciones de este tipo son, por ejemplo, *add*, *xor* y *sub* pertenecientes al ISA base I [2]. Lo anterior significa que las instrucciones atómicas tienen una misma estructura en su datagrama (tabla 2.1), la cual, para una instrucción atómica de tipo *word* es la siguiente:

31-27	26-25	24-20	19-15	14-12	11-7	6-0
Funct5	Funct2 aq-rl	rs2	rs1	Funct3 010	rd	Opcode 0101111

Tabla 2.1: Datagrama de Instrucción Atómica [8]

En la estructura se puede ver que las instrucciones son de 32 bits, donde el *opcode* y el *funct3* son fijos, de hecho, el *opcode* es la información con la que se les distingue como extensión de RISC-V, y el *funct3* se utiliza para distinguir entre *word* y *double*.

Junto a lo anterior, se rescatan valores como el *funct5*, el cual sirve para distinguir qué instrucción atómica se está usando. El *funct2*, que no se ocupará en este trabajo. Y rd, rs1 y rs2, valores que corresponden a las direcciones de 5 bits de los registros (enteros): registro de destino (desde ahora $x[rd]$), registro 1 (desde ahora $x[rs1]$) y registro 2 (desde ahora $x[rs2]$) respectivamente.

Las operaciones atómicas de memoria complejas (llamadas así porque dependen la una de la otra) se realizan con las instrucciones *load-reserved* (LR.W) y *store-conditional* (SC.W), y es con ambas instrucciones que se realiza la sincronización, ya que con la carga-reserva y la carga condicional se accede a un espacio de memoria sabiendo que no hubo interrupciones.

LR.W carga en $x[rd]$ un espacio de memoria correspondiente a la dirección almacenada en $x[rs1]$ (desde ahora $M(x[rs1])$), luego reserva este mismo espacio de memoria.

SC.W verifica que la reserva del espacio $x[rs1]$ siga vigente, de ser así, se escribe un 0 en $x[rd]$ y se guarda el valor de $x[rs2]$ en la memoria $M(x[rs1])$. En caso contrario, no guarda el valor en memoria, y escribe un valor distinto de 0 en $x[rd]$.

Las instrucciones de operación de memoria atómica (con siglas en inglés AMO), realizan operaciones de lectura, modificación y escritura para la sincronización del multiprocesador. Estas instrucciones AMO cargan atómicamente un valor de la memoria $M(x[rs1])$ en el registro de destino $x[rd]$. Además de lo anterior, se aplica un operador binario al valor cargado con el valor del registro $x[rs2]$, y el resultado de esa operación se almacena en la memoria en $M(x[rs1])$.

A continuación se muestran las instrucciones, explicadas una a una, con una ecuación que resume su funcionamiento y su datagrama en específico:

- **lr.w rd, (rs1):** carga el *word* de memoria de la dirección $x[rs1]$, y se escribe el signo extendido de este en $x[rd]$. Junto a esto, se registra una reserva de ese *word* de memoria. (No se utiliza el registro $x[rs2]$)

$$x[rd] = M(x[rs1]) \quad (2.1)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
00010	aq	rl	00000	rs1	010	rd	0101111

Tabla 2.2: Distribución de bits lr.w. Fuente: [1]

- **sc.w rd, rs2, (rs1)** almacena en la dirección $x[rs1]$ de memoria el *word* del registro $x[rs2]$, siempre y cuando haya una reserva de load en esa dirección de memoria. Escribe 0 en $x[rd]$ si tuvo éxito, o un código de error distinto de cero en caso contrario.

$$\begin{aligned} & \text{if}(isReserved(M(x[rs1]))) : x[rd] = 0, \text{else} : x[rd]! = 0 \\ & \quad M(x[rs1]) = M(x[rs2]) \end{aligned} \quad (2.2)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
00011	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.3: Distribución de bits sc.w. Fuente: [1]

- **amoswap.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna $x[rs2]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} & x[rd] = M(x[rs1]) \\ & M(x[rs1]) = x[rs2] \end{aligned} \quad (2.3)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
00001	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.4: Distribución de bits amoswap.w. Fuente: [1]

- **amoadd.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna $x[rs2] + x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] + x[rs2] \end{aligned} \quad (2.4)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
00000	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.5: Distribución de bits amoadd.w. Fuente: [1]

- **amoxor.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna $x[rs2] \text{ XOR } x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] \text{ XOR } x[rs2] \end{aligned} \quad (2.5)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
00100	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.6: Distribución de bits amoxor.w. Fuente: [1]

- **amoand.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna $x[rs2] \text{ AND } x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] \text{ AND } x[rs2] \end{aligned} \quad (2.6)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
01100	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.7: Distribución de bits amoand.w. Fuente: [1]

31	27 26	25 24	20 19	15 14	12 11	7 6	0
01000	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.8: Distribución de bits amoor.w. Fuente: [1]

- **amoor.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna $x[rs2] \text{ OR } x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] \text{OR} x[rs2] \end{aligned} \quad (2.7)$$

- **amomin.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna el mínimo, en complemento de dos, entre $x[rs2]$ y $x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] \text{MIN} x[rs2] \end{aligned} \quad (2.8)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
10000	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.9: Distribución de bits amomin.w. Fuente: [1]

- **amomax.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna el máximo, en complemento de dos, entre $x[rs2]$ y $x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] \text{MAX} x[rs2] \end{aligned} \quad (2.9)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
10100	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.10: Distribución de bits amomax.w. Fuente: [1]

- **amominu.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna el mínimo, en comparación sin signo, entre $x[rs2]$ y $x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] MINUX[rs2] \end{aligned} \quad (2.10)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
11000	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.11: Distribución de bits amominu.w. Fuente: [1]

- **amomaxu.w rd, rs2, (rs1)** atómicamente, se escribe el valor del *word* en memoria de la dirección $x[rs1]$ en el registro $x[rd]$, y se asigna el máximo, en comparación sin signo, entre $x[rs2]$ y $x[rd]$ a la dirección $x[rs1]$ de la memoria.

$$\begin{aligned} x[rd] &= M(x[rs1]) \\ M(x[rs1]) &= x[rd] MAXUX[rs2] \end{aligned} \quad (2.11)$$

31	27 26	25 24	20 19	15 14	12 11	7 6	0
11100	aq	rl	rs2	rs1	010	rd	0101111

Tabla 2.12: Distribución de bits amomaxu.w. Fuente: [1]

Capítulo 3

Estado del Arte

3.1. Diseño e implementación de un SoC en un FPGA basado en el ISA de RISC-V

- Memoria del año 2021 que se continúa en este trabajo de título. Escrita por Gianluca Vincenzo D'Agostino Matute.
- Utiliza la metodología Top-Down. Metodología que se vuelve a utilizar en esta memoria de título.
- Obtiene un SoC bastante completo, logrando implementar un juego de instrucciones RV32IMF, es decir, un SoC con las instrucciones bases de 32 bits y sus respectivas extensiones M y F.
- Completa el estudio con ejemplos para ver las capacidades del SoC.
- Se le pueden incorporar extensiones como la Atómica (A), la flotante de precisión Doble (D), y la extensión de instrucciones Comprimidas (C), estas, junto a las ya incorporadas, son las extensiones estándares más importantes.

Estas últimas extensiones no incorporadas son el eje fundamental para el desarrollo del proyecto ahora desarrollado.

3.2. Diseño de un Core RISC-V en SiFive

SiFive es una compañía de semiconductores especializada en la chips, procesadores, y SoC basados en el ISA de RISC-V. Entre sus desarrollos más importantes está la opción de comprar un *core* completamente personalizado por el usuario, donde se pueden elegir diversos procesadores base, donde cambia la arquitectura, o si son de 32 *bits* o 64 *bits*, entre otras opciones, y junto a ello, incorporar distintas extensiones a su diseño entre las cuales la instrucción atómica está incluida.

Capítulo 4

Diseño Propuesto

Para el diseño, o rediseño del sistema a implementar, se parte, como base, de la estructura propuesta en [2], donde el diagrama de bloques simplificado se ve de la siguiente manera (figura 4.1):




Figura 4.1: Diagrama de Bloques simplificado inicial. Fuente: [2]

En la imagen 4.1 se puede ver el diagrama simplificado de un pipeline, donde se realiza lo siguiente en cada etapa:

- **IF: *Instruction fetch*** Carga de la memoria de programa la instrucción a ejecutar, junto a esto también se entrega la dirección de memoria de programa PC (*program counter*).
- **DR: *Instruction Decode & Register Select*** Se separa la instrucción en distintas señales con la unidad *Instruction Decoder*, y se cargan y guardan los valores de registros correspondientes en la unidad de registros.
- **EX: *Execution or Address calculation*** Etapa de cálculos de dirección o de cálculos en la ALU.
- **MEM: *Data memory access*** Etapa de carga y guardado de datos en memoria.
- **WB: *Write back*** Etapa para, como dice su nombre, escribir de vuelta los valores obtenidos de las etapas EX y MEM en los registros de DR.

- Cabe destacar que al ser este un diagrama simplificado no muestra señales específicas como la unidad de control del pipeline, pero que si está presente en el diseño propuesto.

4.1. Load-Reserved y Store-Conditional

Junto a la restricción de mantener la estructura anterior, se definen condiciones que deben cumplir las instrucciones LR.W y SC.W, estas, basadas en [8] son:

1. La reserva de un espacio de memoria hecha por LR.W puede ser arbitrariamente grande, siempre que esta incluya todos los bytes del *word* en memoria a reservar.
2. La instrucción SC.W puede ser pareada únicamente con el último LR.W realizado según el orden del programa.
3. la instrucción SC.W no se puede parear si hay otra instrucción SC.W entre ella y la última instrucción LR.W en programa.

Con todo lo anterior, la solución propuesta es la inclusión de dos nuevos registros llamados *atomic_register_lr* y *atomic_addr_lr* dentro de la unidad de registros para almacenar el valor de memoria y su dirección respectivamente. También se incorporan señales que le informarán al sistema de control si la instrucción debe hacer una carga del espacio de memoria, haciendo una reserva en los nuevos registros. Y una señal para indicar si la reserva se mantiene para poder hacer un almacenamiento en la memoria. Cabe destacar que se ha decidido hacer solo dos registros y no una estructura más grande ya que la verificación se hace únicamente con la última reserva realizada. Resultado de lo anterior es el diagrama simplificado de la figura 4.2.




Figura 4.2: Diagrama de Bloques simplificado propuesto.

4.1.1. Load Reserved

Para el desarrollo y funcionamiento se han reutilizado partes del sistema ya desarrollado en [2], donde la instrucción LW ya permite guardar un *word* en un espacio de memoria indicado, pero no realiza reserva. Es por esto que al realizar un LR.W el sistema toma acción como si se tratase de un LW. Para junto a esto se incorpora un bit de control denominado *is_loadReserved*, el cual indica que se debe hacer una carga de un valor en memoria. Además, al recibir *is_loadReserved_WB* (el mismo bit en etapa WB), se le indica a la unidad de registros que se debe cargar el valor de memoria en el registro de destino $x[rd]$, y hacer la reserva. Esto es, guardar el valor en el nuevo registro *atomic_register_lr*, y guardar la dirección de memoria $x[rs1]$ en *atomic_addr_lr*. Lo anterior se puede ver explicado en el diagrama de la figura 4.3.




Figura 4.3: Diagrama de Flujo simplificado Load Reserved.

4.1.2. Store Conditional

Al igual que con la instrucción LR.W, la intención de SC.W es utilizar el sistema ya implementado en [2], pero, al tener que verificar la atomicidad del espacio de memoria, el proceso es más largo que el resto de instrucciones implementadas, esto es debido a que se debe cargar primeramente el valor para verificar que no ha sido modificado, y luego, si corresponde, se hace el proceso de guardado en memoria. Es decir, mientras que una instrucción normalmente pasa por las etapas (IF-DR-EX-MEM-WB), o (IF-DR-EX-MEM) en caso de una instrucción *store* (tipo S), la instrucción SC.W pasa por las etapas (IF-DR-EX-MEM-WB-(EX-MEM)), debiendo repetir EX y MEM si la reserva es verificada. Para esto se implementa, al igual que en *load reserved*, dos bits de control *is_storeConditional* para indicar que se debe hacer una carga de memoria, *is_storeConditional_WB* para indicar que se deben cargar los valores en los registros, y se agrega una nueva variable de control *store_conditions*, que indica si la reserva es verificada y por ende, se debe guardar en memoria.

Como la reserva de LR.W nos entrega la dirección de memoria y el valor de memoria reservada. SC.W parte cargando en el registro de destino $x[rd]$ el valor de memoria de la dirección a guardar ($M(x[rs1])$), y comparando, si la dirección donde se hará el almacenamiento ($x[rs1]$) y el valor cargado en $x[rd]$ de esa dirección es igual a los valores reservados en LR.W, *atomic_addr_lr* y *atomic_register_lr* respectivamente. Estas comparaciones, añadidas a que se reciba la señal *is_storeConditional_WB*, definen la variable *store_conditions*.

De cumplirse *store_conditions*, se cambia el valor del registro de destino $x[rd]$ por 0 y se envía la acción de guardado del valor $x[rs2]$ al espacio de memoria $x[rs1]$ ($M(x[rs1])$) como indica la instrucción. En caso contrario guarda en $x[rd]$ un valor distinto de 0 indicando un error (en el caso de este trabajo $32'b010101010...01$), y no guarda el valor en memoria. También, se deben cambiar los valores de *atomic_addr_lr* y *atomic_register_lr* para que no sigan reservando el espacio de memoria, debido a que solo lo pueden reservar para el primer SC.W que chequee la condición (ambos se cambian al valor $32'b111...11$). Lo anterior se puede ver explicado en el diagrama de la figura 4.4.

Cabe destacar, que al tener que hacer un guardado en memoria, y volver a pasar por las etapas EX y MEM, el *pipeline* debe activar un control hazard que anule las instrucciones que estaban ocurriendo luego de SC.W y retomar el PC (*program counter*) en la instrucción siguiente a la misma.




Figura 4.4: Diagrama de Flujo simplificado Store Conditional.

4.2. Instrucciones AMO

Para las instrucciones AMO el desarrollo es similar al de *store conditional*, donde se cargará inicialmente el el valor de memoria en el registro de destino $x[rd]$, pero en vez de que este valor cambie dependiendo si el espacio de memoria está o no reservado, este se mantendrá con el valor cargado, debido a que no hay reserva previa, y se manda a guardar en el espacio de memoria $x[rs1]$ ($M(x[rs1])$) el nuevo valor del registro de destino $x[rd]$ operado con el valor del registro $x[rs2]$ como indique la función AMO en ejecución. El resultado de este diseño se puede ver en el diagrama de la figura 4.5

Para estas instrucciones, si bien no hay que verificar reserva, al tener que cargar operar y guardar en una sola instrucción, también es necesario activar el mismo control hazard que activa *store conditional* para anular las instrucciones en el *pipeline* y recuperar el PC a la instrucción siguiente de la AMO.

Para la implementación de la operación se ha decidido hacer una pequeña ALU dentro del modulo de registros, en donde se modifica la salida rs2 del modulo por el valor necesario según la instrucción AMO en ejecución. Esto se hizo por complejidad, para evitar el cambio dentro de la ALU principal, así como cambiar el bus de datos debido a la necesidad de operar y guardar después de cargar.




Figura 4.5: Diagrama de Flujo simplificado AMO.

Capítulo 5

Implementación

Para la implementación se partió con el SoC desarrollado en [2], al cual se le modificaron secciones ya implementadas, así como también se le incorporaron nuevas secciones para el manejo de las nuevas instrucciones del sistema.

5.1. Diseño

5.1.1. Módulo de Instrucciones Atómicas

Para reconocer una instrucción atómica, se ha incorporado un módulo (figura 5.1) en la etapa *DR: Instruction decode & Register select* del *pipeline*. Es un modulo combinacional en el que se toma de entradas: el *format_type*, el *sub_format_type* y el *Funct5*. Estas son tres variables obtenidas del *Instruction Decoder* que sirven para reconocer la instrucción que se está ejecutando. Tiene como salidas: *is_storeConditional*, *is_loadReserved*, *is_Atomic* y *is_AMO* que indican lo que dicen sus nombres. Si la instrucción que está en la etapa es atómica, es una instrucción de carga con reserva, un guardado condicional o una instrucción AMO.

Las variables de salida de este módulo se utilizan junto al *Funct5* en el modulo de registros para saber si reservar, cargar y guardar u operar atómicamente, así como también en el control del pipeline para indicar si la memoria debe cargar, o guardar un valor, lo que implica, por lo visto en 4, que también se utilizan como variables del *Control Hazard* que necesitan las instrucciones atómicas.




Figura 5.1: Diagrama de bloques del modulo *checkAtomic*.

5.1.2. Compilador de Assembler a Binario

Para poder ejecutar las instrucciones atómicas dentro del SoC, se ha desarrollado e implementado de un nuevo decodificador de *assembler* a lenguaje de máquina, ya que el anteriormente usado en [2], que está dentro de RARS, no es capaz de compilar las instrucciones atómicas.

Este nuevo decodificador es desarrollado en *Python*, y realiza las siguientes tareas:

1. Simplificar el código de *assembler*, eliminando comentarios y espacios en blanco innecesarios para la conversión.
2. Reemplazar los nombres de saltos de linea por sus valores en memoria.
3. Convertir el código *assembler* a binario.
4. Convertir al formato de lectura del FPGA (modificación del código *python* de [2] que realiza esta acción).

Este compilador tiene la limitación de no permitir las pseudoinstrucciones de RISC-V, y de permitir estructuras más básicas para las instrucciones, es decir, no permite varias formas de escribir una misma instrucción en *assembler*. El código de este compilador se encuentra en el anexo A.

5.2. Rediseño

Las modificaciones hechas al sistema anterior [2] son: mejorar la interfaz de lectura de registros del SoC en el FPGA (interfaz de usuario), incorporar las funciones atómicas a la lectura del *Instruction Decoder*, cambiar la estructura del modulo de registros y cambiar el control del *pipeline* y estructura del mismo para incorporar las nuevas partes al sistema que permiten ejecutar las nuevas instrucciones.

5.2.1. Interfaz de Usuario

En el anterior desarrollo [2] la lectura de cada par de *bytes* del registro a leer o ingresar se hacia mediante hexadecimal, por lo que un valor de 0 a 15 pasaba a leerse de 0 a F (llegando a 9 y luego pasando a las letras A a F), pero en este todos los valores del abecedario estaban en mayúsculas, por lo que en valores como B (=11) o D (=13) al leerlos en el *display* de 7 segmentos del FPGA se veían como un 8 o un 0, respectivamente. La única diferencia es un punto que tenían los valores mayores a 9 para distinguir que eran letras.

Para obtener una mejor lectura, en la que sea más fácil distinguir una B de un 8 y una D de un 0, se han modificado las interpretaciones de dichos valores en el *display* de 7 segmentos, pasando de una B mayúscula a una b minúscula, y de una D mayúscula a una d minúscula. Igualmente, se decidió mantener el punto del *display* para distinguir los valores mayores a 9, pero con esta nueva lectura que evita confusiones al momento de revisar el *display*.

Ejemplos de este cambio son las figuras 5.2 y 5.3




Figura 5.2: Cómo se desplegaba una D en el *display* de 7 segmentos.




Figura 5.3: Cómo se desplega ahora una D en el *display* de 7 segmentos.

5.2.2. Instruction Decoder

En el *Instruction Decoder* desarrollado en [2] clasifica las distintas instrucciones en diferentes grupos y subgrupos que dependen del tipo de instrucción del ISA. Las instrucciones atómicas, al ser instrucciones de tipo R deben pertenecer al grupo de este tipo, pero deben diferenciarse entre las demás (las instrucciones de tipo R que corresponden al ISA base (I), o a la extensión flotante simple (F)), por lo que se debe definir su propio sub grupo. Para esta nomenclatura que define el *Instruction Decoder*, se ha utilizando el *opcode* de las funciones atómicas, que, al ser siempre el mismo (tabla 2.1), nos permite definir el *format_type* (R) y el *sub_format_type* (A).

Además, se ha incorporado una nueva variable de salida en este módulo, el *Funct5*. Esta nueva lectura corresponde a los bits del 31 al 26 de cada instrucción y son estos bits los que distinguen las distintas instrucciones atómicas entre si.

Las variables aquí incorporadas son las utilizadas en el módulo *checkAtomic* (figura 5.1) explicado anteriormente.

5.2.3. Módulo de Registros

Este módulo fue modificado para ser capaz de reservar, cargar y guardar espacios de memoria de manera atómica como se explicó en el capítulo 4. Para esto se incorporan entradas y registros extras que activarán la carga de datos en registros, o el almacenamiento de valores en memoria. Las nuevas entradas son *is_storeConditional_WB*, *is_loadReserved_WB*, *is_Atomic_WB*, *is_AMO_WB* y *Funct5_WB* que pertenecen a la etapa WB del pipeline. Los registros extras son *reg_loadReserved* y *addr_loadReserved*. Junto a lo anterior, también se agrega un *output* nuevo para levantar un *flag* si se cumplen o no las condiciones de guardado en memoria *store_conditions*.

Las instrucciones Atómicas parten siempre con la carga del valor de memoria en el registro de destino, por lo que si en WB se detecta que es una función atómica (*is_Atomic_WB*), se realizará una carga el registro de destino. Luego, si se recibe una entrada *is_loadReserved_WB*, el sistema a demás de cargar el valor de memoria en el registro de destino, lo hará también en el nuevo registro *reg_loadReserved*. También guardará el valor de $x[rs1]$ en *addr_loadReserved* (en específico se guarda el valor WB de $x[rs1]$).

Si es *is_storeConditional_WB* se cargará en el registro de destino $x[rd]$ el valor de memoria, pero inmediatamente se comparará el valor cargado, así como su dirección de memoria (WB de $x[rs1]$), con los valores de los registros de reserva. Si son iguales ambos valores, en el registro de destino se guarda un 0 y se levanta el *flag store_conditions* para indicar que se debe guardar el valor $x[rs2]$ en el espacio de memoria $x[rs1]$ (nuevamente son los valores obtenidos en WB).

De manera similar al de *is_storeConditional_WB*, si se recibe un *is_AMO_WB*, el registro de destino cargará el valor de memoria. Luego, sin modificar el registro de destino y se levanta el *flag* de salida *store_conditions* para indicar que se debe guardar en memoria. Pero en vez de guardarse el valor $x[rs2]$, se guarda el valor $x[rs2]$ operado con el valor $x[rd]$. La operación entre estos dos valores se define con *Funct5_WB* y se almacena en la memoria con dirección $x[rs1]$ ($M(x[rs1])$).

Para mayor entendimiento ver el anexo C, el módulo de registros *registers_files*.

5.3. Control

Se incorpora en el control del pipeline condiciones nuevas para saber cuando guardar en memoria, o cargar en los registros, así como también control para cancelar instrucciones y volver en el *Program Counter* (PC) a esas instrucciones canceladas. Esto se hace debido a la estructura que tienen las instrucciones atómicas en el pipeline, que deben hacer a la carga y almacenamiento en una sola instrucción (exceptuando LR.W).

En específico, se han modificado señales como:

1. *write_reg* del modulo *registers_files*. Es una señal de entrada que indica cuando se debe hacer, o no una carga de valores en el registro. Inicialmente se guardaban valores en los registros para todas las instrucciones con excepción de las instrucciones S y B, que corresponden a guardado en memoria y saltos en el PC, así como en las interrupciones. Como *store_conditions* es una señal que indica que la instrucción atómica puede guardar su valor en memoria, tampoco debe almacenar el valor en registro cuando llega a la etapa WB, por lo que se agrega como nueva condición la señal *store_conditions_WB*.
2. *rw_data_mem* y *access_to_mem* del módulo de memoria de datos. Estas variables indican si el valor de entrada al modulo de memoria es de escritura o no, y si el acceso al uso de la memoria es valido o no. Es por esto, que a *rw_data_mem* se le incorpora *store_conditions* para indicar que el valor si se debe guardar en memoria, y a *access_to_mem* se le agrega *is_Atomic* para indicar que debe ejecutarse una acción en memoria.
3. Las diferentes interrupciones del SoC se calculaban en la etapa DR, misma en donde se obtiene *store_conditions*, por lo que, se ha incorporado a la definición de las interrupciones esta variable, ya que al volver a la instrucción atómica, la interrupción queda invalida.

Junto a lo anterior, se incorporan los registros *pipeline* que permiten pasar las señales diseñadas en este trabajo por el *datapath*.

Por último, la modificación que permite que todas las instrucciones atómicas puedan pasar 2 veces por el pipeline sin generar quiebres en la ejecución del código, es la siguiente (figura 5.4):

Donde se puede ver que, todas las etapas del pipeline se anulan (los registros se hacen 0) exceptuando EX, la cual almacena la instrucción de guardar el valor atómico en memoria. También se puede ver el calculo de $PC_IF = PC_WB + 4$, lo que vuelve el *program counter* a la instrucción que debe ejecutar.

Todas estas modificaciones se pueden ver en el anexo B.

```

else if(set_regs) begin // set
    if (store_conditions) begin
        PC_IF = PC_WB+32'b100;

        {PC_DR, inst_DR} = 0;

        {PC_EX, imm_EX, rs1_EX, rs2_EX, rs3_EX, rd_add_EX, rs1_add_EX, rs2_add_EX, rs3_add_EX,
         funct7_out_EX, funct3_EX, format_type_EX, sub_format_type_EX, reg_access_option_EX,
         is_imm_valid_EX, acces_to_fpu_EX, acces_to_mem_EX, not_valid_EX, is_ebreak_EX, is_ecall_EX,
         is_loadReserved_EX, is_storeConditional_EX, store_conditions_EX , is_Atomic_EX , is_AMO_EX ,funct5_EX}
        =
        {PC_WB, 32'b0 , rs1_DR, rs2_DR, 32'b0 , 5'b0, 5'b0, 5'b0, 5'b0,
        4'b1111, 3'b010, 3'b111, 3'b111, 2'b00,
        1'b0, 1'b0, acces_to_mem_DR, 1'b0, 1'b0, 1'b0,
        1'b0, 1'b0, store_conditions, 1'b0, 1'b0,5'b11111};

        // PipelineReg_EX2MEM
        {PC_MEM, final_res_MEM, operand3_MEM, rd_add_MEM, format_type_MEM, sub_format_type_MEM, funct3_MEM,
         reg_access_option_MEM, acces_to_mem_MEM, not_valid_MEM, is_ebreak_MEM, is_ecall_MEM,
         is_loadReserved_MEM, is_storeConditional_MEM, store_conditions_MEM , is_Atomic_MEM , is_AMO_MEM ,funct5_MEM}

        {PC_WB, rd_WB, rd_add_WB, format_type_WB, reg_access_option_WB, not_valid_WB, is_ebreak_WB, is_ecall_WB ,
         is_loadReserved_WB, is_storeConditional_WB, store_conditions_WB , is_Atomic_WB , is_AMO_WB ,funct5_WB,
         rs1_WB, rs2_WB} = 0;
    end
end

```

Figura 5.4: Código del *Control Hazard* y nuevo cálculo de PC.

Capítulo 6

Verificación y Pruebas

Para la verificación del sistema se utilizaron principalmente cuatro códigos que se encuentran en el proyecto:

1. *tb_riscv32imf_top.sv*. Código *test bench* desarrollado por Gianluca que permite simular los códigos en el *datapath pipeline*, y luego recuperar los valores de registros y memorias.
2. *pruebaLW_SC.txt*. Código *assembler* con una prueba sencilla de reserva y guardado de datos en memoria con las instrucciones LR.W y SC.W.
3. *pruebaLW_SC_2.txt*. Código *assembler* con una prueba sencilla de reserva fallida y, por ende, no guardado de datos en memoria con las instrucciones LR.W y SC.W.
4. *pruebaAMO.txt*. Código *assembler* con una prueba sencilla de una instrucción atómica tipo AMO. El código posee todas las instrucciones comentadas excepto una, para hacer la prueba de todas.

Entre los principales resultados obtenidos están los registros y memorias de una reserva fallida por parte del código *pruebaLW_SC_2.txt* como se ve en las figuras 6.1 y 6.2

El código del fallo define el registro 0b como 1, el 0c como 4, y el 0d como 5, luego, guarda el 1 en memoria. Finalmente, reserva el espacio y carga el valor en 0a, para terminar el código verificando la reserva pero en una dirección errónea, lo que hace fallar el guardado condicional. Es por esto que el valor en memoria no cambia, y en el registro 0a se carga un 55555555, indicando una falla en la reserva.

Otro resultado obtenido en *pruebaLW_SC.txt* se puede ver en las figuras 6.3 y 6.4

El código del define el registro 0b como 1 y el 0c como 4, luego, guarda el 1 en memoria. Finalmente reserva el espacio y carga el valor en 0a, para terminar el código verificando la reserva correctamente, lo que permite el guardado condicional. Es por esto que el valor en memoria cambia a un 4, y en el registro 0a se carga un 0, indicando una reserva y guardado exitoso.

Ambos códigos se encuentran en los anexos E y F, donde se puede ver más al detalle el funcionamiento.

Otro punto que verifica el correcto funcionamiento del sistema es el valor almacenado en el registro 11, que corresponde a una a (=10). Esto demuestra que, siendo una instrucción que ocurre luego de las cargas y guardados, se ejecuta correctamente en el sistema.

1	00000000:	00000000
2	00000004:	00000001
3	00000008:	00000000
4	0000000c:	00000000
5	00000010:	00000000
6	00000014:	00000000
7	00000018:	00000000
8	0000001c:	00000000
9	00000020:	00000000
10	00000024:	00000000
11	00000028:	00000000
12	0000002c:	00000000
13	00000030:	00000000
14	00000034:	00000000
15	00000038:	00000000
16	0000003c:	00000000
17	00000040:	00000000
18	00000044:	00000000
19	00000048:	00000000
20	0000004c:	00000000
21	00000050:	00000000

Figura 6.1: Imagen de la memoria obtenida en la Simulación.

```
1  integer_regs
2  00: 00000000
3  01: 00000000
4  02: 00002ffc
5  03: 00001800
6  04: 00000000
7  05: 00000000
8  06: 00000000
9  07: 00000000
10 08: 00000000
11 09: 00000000
12 0a: 55555555
13 0b: 00000001
14 0c: 00000004
15 0d: 00000005
16 0e: 00000000
17 0f: 00000000
18 10: 00000000
19 11: 0000000a
20 12: 00000000
21 13: 00000000
```

Figura 6.2: Imagen de los registros obtenida en la Simulación.

1	00000000:	00000000
2	00000004:	00000004
3	00000008:	00000000
4	0000000c:	00000000
5	00000010:	00000000
6	00000014:	00000000
7	00000018:	00000000
8	0000001c:	00000000
9	00000020:	00000000
10	00000024:	00000000
11	00000028:	00000000
12	0000002c:	00000000
13	00000030:	00000000
14	00000034:	00000000
15	00000038:	00000000
16	0000003c:	00000000
17	00000040:	00000000
18	00000044:	00000000
19	00000048:	00000000
20	0000004c:	00000000
21	00000050:	00000000

Figura 6.3: Imagen de la memoria obtenida en la Simulación.

1	00000000:	00000000
2	00000004:	00000004
3	00000008:	00000000
4	0000000c:	00000000
5	00000010:	00000000
6	00000014:	00000000
7	00000018:	00000000
8	0000001c:	00000000
9	00000020:	00000000
10	00000024:	00000000
11	00000028:	00000000
12	0000002c:	00000000
13	00000030:	00000000
14	00000034:	00000000
15	00000038:	00000000
16	0000003c:	00000000
17	00000040:	00000000
18	00000044:	00000000
19	00000048:	00000000
20	0000004c:	00000000
21	00000050:	00000000

Figura 6.4: Imagen de los registros obtenida en la Simulación.

Capítulo 7

Conclusiones

Luego de realizado el trabajo, se pueden concluir diversos puntos. Primeramente, es interesante como planteamiento pedagógico para el estudiante de ingeniería, el adentrarse en un trabajo ya realizado para crear capas de desarrollo sobre él. Una actividad no muy cotidiana en el desarrollo como estudiante, pero que puede ser una experiencia muy cotidiana en el mundo laboral, por lo que, vivirlo de primera mano como un proyecto de memoria te prepara a afrontar este tipo de desafíos a futuro.

Junto a lo anterior, tanto la concepción, comprensión y desarrollo del SoC, así como su uso para la implementación de acciones con *assembler* RISC-V en él, ayudan bastante en el fortalecimiento de conocimientos aprendidos en la Universidad. Estos conocimientos son herramientas de gran interés para la industria de la electrónica, tanto por el uso del lenguaje de descripción de hardware como RISC-V, que se ve reflejado en el interés de cientos de empresas de gran renombre en el rubro sobre el desarrollo de la tecnología RISC-V. Generando con este sistema, una muy buena herramienta para los estudiantes que se quieran adentrar en el mundo.

El sistema quizá es mejorable en cuanto al uso del bus de información, debido a la complejidad del funcionamiento y a la poca información encontrada, se tomaron decisiones que aminoraban la carga del trabajo, pero aumentaban el movimiento de datos dentro del *Datapath*, lo que significa una mayor energía utilizada. En cuanto al rendimiento, no se ve fuertemente afectado si se considera el guardado condicional o la instrucción AMO como una instrucción no muy recurrente, ya que el *pipeline* funciona correctamente, pero tiene un *Control Hazard* grande al momento de realizar el almacenamiento en memoria.

En cuanto a los resultados obtenidos, se puede afirmar un correcto funcionamiento de las instrucciones atómicas en el SoC, lo que permite crecimientos a futuro en el sistema como el desarrollo de un procesador *multicore*, donde estas mismas instrucciones son la piedra angular para la sincronización de los múltiples *cores* que podría tener.

De la misma forma, se puede seguir ampliando el trabajo a otras instrucciones de RISC-V, aprovechando su segmentación y sus diversas extensiones que aún no se han implementado, como las instrucciones comprimidas (C) o flotantes de presición doble (D).

Bibliografía

- [1] Andrew Waterman D. A. Patterson. *The RISC-V Reader: An Open Architecture Atlas*. Strawberry Canyon LLC, Berkeley, California, Estados Unidos, 2017.
- [2] G. D'Agostino Matute. *Diseño e implementación de un SoC en un FPGA basado en el ISA de RISC-V*. Universidad de Chile - Facultad de Ciencias Físicas y Matemáticas, Santiago, Chile, 2021. <https://repositorio.uchile.cl/handle/2250/183965>.
- [3] Departamento de Ingeniería Eléctrica. “*Sistemas Digitales*” notas de clases para EL4002-1. Universidad de Chile, Santiago, Chile, Otoño, 2020.
- [4] Departamento de Ingeniería Eléctrica. “*Seminario de Sistemas Digitales*” notas de clases para EL7039-1. Universidad de Chile, Santiago, Chile, Otoño, 2021.
- [5] Departamento de Ingeniería Eléctrica. “*Arquitectura de Computadores*” notas de clases para EL4102-1. Universidad de Chile, Santiago, Chile, Primavera, 2020.
- [6] Digilent. *Nexys A7 Reference Manual*. RISC-V International, 1300 Henley Court, July 10, 2019. <https://digilent.com/reference/programmable-logic/nexys-a7/reference-manual>.
- [7] D. A. Patterson and J. L. Hennessy. *Computer Organization and Design, The Hardware Software/Interface: RISC-V Edition*. Morgan Kaufmann, Cambridge, Estados Unidos, 2018.
- [8] Andrew Waterman and Krste Asanović. *The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 20191214-*. RISC-V International, 2019. <https://five-embeddev.com/riscv-isa-manual/latest/riscv-spec.html>.

ANEXOS

Anexo A

El siguiente código corresponde al compilador desarrollado en *python* para la lectura del ISA RISC-V IMAF.

```
1 import sys, re
2 import os
3
4 registers = {
5     "zero": "00000",
6     "ra": "00001",
7     "sp": "00010",
8     "gp": "00011",
9     "tp": "00100",
10    "t0": "00101",
11    "t1": "00110",
12    "t2": "00111",
13    "s0": "01000",
14    "s1": "01001",
15    "a0": "01010",
16    "a1": "01011",
17    "a2": "01100",
18    "a3": "01101",
19    "a4": "01110",
20    "a5": "01111",
21    "a6": "10000",
22    "a7": "10001",
23    "s2": "10010",
24    "s3": "10011",
25    "s4": "10100",
26    "s5": "10101",
27    "s6": "10110",
28    "s7": "10111",
29    "s8": "11000",
30    "s9": "11001",
31    "s10": "11010",
32    "s11": "11011",
33    "t3": "11100",
34    "t4": "11101",
35    "t5": "11110",
36    "t6": "11111"
37 }
38
39 registers_float = {
40     "ft0": "00000",
41     "ft1": "00001",
42     "ft2": "00010",
43     "ft3": "00011",
44     "ft4": "00100",
45     "ft5": "00101",
```

```

46     "ft6": "00110",
47     "ft7": "00111",
48     "fs0": "01000",
49     "fs1": "01001",
50     "fa0": "01010",
51     "fa1": "01011",
52     "fa2": "01100",
53     "fa3": "01101",
54     "fa4": "01110",
55     "fa5": "01111",
56     "fa6": "10000",
57     "fa7": "10001",
58     "fs2": "10010",
59     "fs3": "10011",
60     "fs4": "10100",
61     "fs5": "10101",
62     "fs6": "10110",
63     "fs7": "10111",
64     "fs8": "11000",
65     "fs9": "11001",
66     "fs10": "11010",
67     "fs11": "11011",
68     "ft8": "11100",
69     "ft9": "11101",
70     "ft10": "11110",
71     "ft11": "11111"
72 }
73
74 def is_binary(num_str):
75     return len(num_str) >= 2 and num_str[0:2] == "0b"
76
77 def is_hex(num_str):
78     return len(num_str) >= 2 and num_str[0:2] == "0x"
79
80 def is_int(num_str):
81     for chr in num_str:
82         if not(chr.isdigit() or chr == '-'):
83             return False
84
85     return True
86
87 def num_str_to_bin(num_str, base, pad, signed):
88     bytes_num = int(num_str, base).to_bytes(4, byteorder="big", signed=
89     signed)
90     bin_num = "".join(format(x, '08b') for x in bytes_num)
91
92     return bin_num[-pad:]
93
94 def val_to_bin(num_str, pad, signed, ref_dict=None):
95     if is_binary(num_str):
96         return num_str_to_bin(num_str[2:], 2, pad, signed)
97     elif is_hex(num_str):
98         return num_str_to_bin(num_str[2:], 16, pad, signed)
99     elif is_int(num_str):
100        return num_str_to_bin(num_str, 10, pad, signed)
100    elif ref_dict and num_str in ref_dict:

```

```

101     return ref_dict[num_str]
102
103     raise ValueError(f"{num_str} can not be converted to binary")
104
105 def reg_to_bin(num_str):
106     if num_str[0] == 'x':
107         return num_str_to_bin(num_str[1:], 10, 5, False)
108     else:
109         return val_to_bin(num_str, 5, False, ref_dict=registers)
110
111 def reg_float_to_bin(num_str):
112     if num_str[0] == 'f' and num_str[1] != 'a' and num_str[1] != 's' and num_str[1] != 't':
113         return num_str_to_bin(num_str[1:], 10, 5, False)
114     else:
115         return val_to_bin(num_str, 5, False, ref_dict=registers_float)
116
117
118 def parse_reg_imm(cmd, data):
119     groups = re.match(r"([^\,]+),(.+)", cmd).groups()
120     data.rd = groups[0]
121     data.imm = groups[1]
122
123 def parse_reg_off_reg(cmd, data):
124     groups = re.match(r"([^\,]+),([^\,]+)\(([^\,]+)\)", cmd).groups()
125     data.rd = groups[0]
126     data.imm = groups[1]
127     data.rs1 = groups[2]
128
129 def parse_reg_reg_imm(cmd, data):
130     groups = re.match(r"([^\,]+),([^\,]+),(.+)", cmd).groups()
131     data.rd = groups[0]
132     data.rs1 = groups[1]
133     data.imm = groups[2]
134
135 def parse_ecall(cmd, data):
136     #groups = re.match(r"([^\,]+),([^\,]+),(.+)", cmd).groups()
137     data.rd = '00000'
138     data.rs1 = '00000'
139     data.imm = '000000000000'
140
141 def parse_ebreak(cmd, data):
142     #groups = re.match(r"([^\,]+),([^\,]+),(.+)", cmd).groups()
143     data.rd = '00000'
144     data.rs1 = '00000'
145     data.imm = '000000000001'
146
147 def parse_reg_reg_reg(cmd, data):
148     groups = re.match(r"([^\,]+),([^\,]+),(.+)", cmd).groups()
149     data.rd = groups[0]
150     data.rs1 = groups[1]
151     data.rs2 = groups[2]
152
153 def parse_reg_reg_reg_reg(cmd, data):
154     groups = re.match(r"([^\,]+),([^\,]+),([^\,]+),(.+)", cmd).groups()
155     data.rd = groups[0]

```

```

156     data.rs1 = groups[1]
157     data.rs2 = groups[2]
158     data.rs3 = groups[3]
159
160 def parse_reg_reg(cmd, data):
161     groups = re.match(r"([^\,]+),([^\,]+)", cmd).groups()
162     data.rd = groups[0]
163     data.rs1 = groups[1]
164     data.rs2 = '00000'
165
166
167 def parse_reg_reg_1(cmd, data):
168     groups = re.match(r"([^\,]+),([^\,]+)", cmd).groups()
169     data.rd = groups[0]
170     data.rs1 = groups[1]
171     data.rs2 = '00001'
172
173
174
175
176
177 def ex_rtype(data):
178     rd_bin = reg_to_bin(data.rd)
179     rs1_bin = reg_to_bin(data.rs1)
180     rs2_bin = reg_to_bin(data.rs2)
181
182     return data.funct7 + rs2_bin + rs1_bin + data.funct3 + rd_bin + data.
183         opcode
184
185 def ex_r4type(data):
186     rd_bin = reg_float_to_bin(data.rd)
187     rs1_bin = reg_float_to_bin(data.rs1)
188     rs2_bin = reg_float_to_bin(data.rs2)
189     rs3_bin = reg_float_to_bin(data.rs3)
190
191     return rs3_bin + '00' + rs2_bin + rs1_bin + data.funct3 + rd_bin + data.
192         opcode
193
194 def ex_rtype_float(data):
195     rd_bin = reg_float_to_bin(data.rd)
196     rs1_bin = reg_float_to_bin(data.rs1)
197     rs2_bin = reg_float_to_bin(data.rs2)
198
199     return data.funct7 + rs2_bin + rs1_bin + data.funct3 + rd_bin + data.
200         opcode
201
202 def ex_rtype_float_int(data):
203     rd_bin = reg_float_to_bin(data.rd)
204     rs1_bin = reg_to_bin(data.rs1)
205     rs2_bin = reg_float_to_bin(data.rs2)
206
207     return data.funct7 + rs2_bin + rs1_bin + data.funct3 + rd_bin + data.
208         opcode
209
210 def ex_rtype_int_float(data):
211     rd_bin = reg_to_bin(data.rd)

```

```

208     rs1_bin = reg_float_to_bin(data.rs1)
209     rs2_bin = reg_float_to_bin(data.rs2)
210
211     return data.funct7 + rs2_bin + rs1_bin + data.funct3 + rd_bin + data.
212         opcode
213
214 def ex_itype(data):
215     rd_bin = reg_to_bin(data.rd)
216     rs1_bin = reg_to_bin(data.rs1)
217     imm_bin = val_to_bin(data.imm, 12, True)
218
219     return imm_bin + rs1_bin + data.funct3 + rd_bin + data.opcode
220
221 def ex_itype_float(data):
222     rd_bin = reg_float_to_bin(data.rd)
223     rs1_bin = reg_to_bin(data.rs1)
224     imm_bin = val_to_bin(data.imm, 12, True)
225
226     return imm_bin + rs1_bin + data.funct3 + rd_bin + data.opcode
227
228 def ex_sitype(data):
229     rd_bin = reg_to_bin(data.rd)
230     rs1_bin = reg_to_bin(data.rs1)
231     imm_bin = val_to_bin(data.imm, 5, False)
232
233     return data.funct7 + imm_bin + rs1_bin + data.funct3 + rd_bin + data.
234         opcode
235
236 def ex_stype(data):
237     rs1_bin = reg_to_bin(data.rs1)
238     rs2_bin = reg_to_bin(data.rd)
239     imm_bin = val_to_bin(data.imm, 12, True)
240
241     return imm_bin[-12:-5] + rs2_bin + rs1_bin + data.funct3 + imm_bin[-5:]
242         + data.opcode
243
244 def ex_stype_float(data):
245     rs1_bin = reg_to_bin(data.rs1)
246     rs2_bin = reg_float_to_bin(data.rd)
247     imm_bin = val_to_bin(data.imm, 12, True)
248
249     return imm_bin[-12:-5] + rs2_bin + rs1_bin + data.funct3 + imm_bin[-5:]
250         + data.opcode
251
252 def ex_btype(data):
253     rd_bin = reg_to_bin(data.rd)
254     rs1_bin = reg_to_bin(data.rd)
255     rs2_bin = reg_to_bin(data.rs1)
256     imm_bin = val_to_bin(data.imm, 13, True)
257
258     return imm_bin[-13] + imm_bin[-11:-5] + rs2_bin + rs1_bin + data.funct3
259         + imm_bin[-5:-1] + imm_bin[-12] + data.opcode
260
261 def ex_utype(data):
262     rd_bin = reg_to_bin(data.rd)
263     imm_bin = val_to_bin(data.imm, 20, True)

```

```

259     return imm_bin + rd_bin + data.opcode
260
261
262 def ex_jtype(data):
263     rd_bin = reg_to_bin(data.rd)
264     imm_bin = val_to_bin(data.imm, 21, True)
265
266     return imm_bin[-21] + imm_bin[-11:-1] + imm_bin[-12] + imm_bin[-20:-12]
267     + rd_bin + data.opcode
268
269
270 class CommandData:
271     def __init__(self, opcode, funct3=None, funct7=None):
272         self.opcode = opcode
273         self.funct3 = funct3
274         self.funct7 = funct7
275         self.rd = None
276         self.rs1 = None
277         self.rs2 = None
278         self.rs3 = None
279         self.imm = None
280
281
282 class CommandHandler:
283     def __init__(self, parser, executor, data):
284         self.parser = parser
285         self.executor = executor
286         self.data = data
287
288     def parse(self, command):
289         self.parser(command, self.data)
290
291     def execute(self):
292         return self.executor(self.data)
293
294 handlers = {
295     "lui": CommandHandler(parse_reg_imm, ex_utype, CommandData("0110111"))
296     ),
297     "auipc": CommandHandler(parse_reg_imm, ex_utype, CommandData("0010111"))
298     ),
299     "jal": CommandHandler(parse_reg_imm, ex_jtype, CommandData("1101111"))
300     ),
301     "jalr": CommandHandler(parse_reg_off_reg, ex_itype, CommandData("1100111", "000")),
302     "beq": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "000")),
303     "bne": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "001")),
304     "blt": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "100")),
305     "bge": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "101")),
306     "bltu": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "110")),
307     "bgeu": CommandHandler(parse_reg_reg_imm, ex_btype, CommandData("1100011", "111")),

```

```

304     "lb":      CommandHandler(parse_reg_off_reg, ex_itype, CommandData("0000011", "000")),
305     "lh":      CommandHandler(parse_reg_off_reg, ex_itype, CommandData("0000011", "001")),
306     "lw":      CommandHandler(parse_reg_off_reg, ex_itype, CommandData("0000011", "010")),
307     "lbu":     CommandHandler(parse_reg_off_reg, ex_itype, CommandData("0000011", "100")),
308     "lhu":     CommandHandler(parse_reg_off_reg, ex_itype, CommandData("0000011", "101")),
309     "sb":      CommandHandler(parse_reg_off_reg, ex_stype, CommandData("0100011", "000")),
310     "sh":      CommandHandler(parse_reg_off_reg, ex_stype, CommandData("0100011", "001")),
311     "sw":      CommandHandler(parse_reg_off_reg, ex_stype, CommandData("0100011", "010")),
312     "addi":    CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "000")),
313     "slti":    CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "010")),
314     "sltiu":   CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "011")),
315     "xori":    CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "100")),
316     "ori":     CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "110")),
317     "andi":    CommandHandler(parse_reg_reg_imm, ex_itype, CommandData("0010011", "111")),
318     "add":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "000", "0000000")),
319     "sub":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "000", "0100000")),
320     "sll":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "001", "0000000")),
321     "slt":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "010", "0000000")),
322     "sltu":    CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "011", "0000000")),
323     "xor":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "100", "0000000")),
324     "srl":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "101", "0000000")),
325     "sra":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "101", "0100000")),
326     "or":      CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "110", "0000000")),
327     "and":     CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0110011", "111", "0000000")),
328     "slli":    CommandHandler(parse_reg_reg_imm, ex_sitype, CommandData("0010011", "001", "0000000")),
329     "srli":    CommandHandler(parse_reg_reg_imm, ex_sitype, CommandData("0010011", "101", "0000000")),
330     "srai":    CommandHandler(parse_reg_reg_imm, ex_sitype, CommandData("0010011", "101", "0100000")),
331
332

```

```

333 "ecall": CommandHandler(parse_ecall , ex_itype , CommandData("1110011",
334 "000")),
335 "ebreak": CommandHandler(parse_ebreak , ex_itype , CommandData("1110011
336 " , "000")),
337 "mul": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
338 "110011", "000", "0000001")),
339 "mulh": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
340 "110011", "001", "0000001")),
341 "mulhsu": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
342 "110011", "010", "0000001")),
343 "mulhu": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
344 "110011", "011", "0000001")),
345 "div": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
346 "110011", "100", "0000001")),
347 "divu": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
348 "110011", "101", "0000001")),
349 "rem": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
350 "110011", "110", "0000001")),
351 "remu": CommandHandler(parse_reg_reg_reg , ex_rtype , CommandData("0
352 "110011", "111", "0000001")),
353
354 "fmadd.s": CommandHandler(parse_reg_reg_reg_reg , ex_r4type , CommandData(
355 "1000011", "111")),
356 "fmsub.s": CommandHandler(parse_reg_reg_reg_reg , ex_r4type , CommandData(
357 "1000111", "111")),
358 "fnmadd.s": CommandHandler(parse_reg_reg_reg_reg , ex_r4type , CommandData(
359 "1001111", "111")),
360 "fnmsub.s": CommandHandler(parse_reg_reg_reg_reg , ex_r4type , CommandData(
361 "1001011", "111")),
362
363 "fadd.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float , CommandData(
364 "1010011", "111", "0000000")),
365 "fsub.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float , CommandData(
366 "1010011", "111", "0000100")),
367 "fmul.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float , CommandData(
368 "1010011", "111", "0001000")),
369 "fdiv.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float , CommandData(
370 "1010011", "111", "0001100")),
371 "fsqrt.s": CommandHandler(parse_reg_reg , ex_rtype_float , CommandData(
372 "1010011", "111", "0101100")),
373 "fsgnj.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float ,
374 CommandData("1010011", "000", "0010000")),
375 "fsgnjn.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float ,
376 CommandData("1010011", "001", "0010000")),
377 "fsgnjx.s": CommandHandler(parse_reg_reg_reg , ex_rtype_float ,
378 CommandData("1010011", "010", "0010000")),

```

```

365 "fmin.s": CommandHandler(parse_reg_reg_reg, ex_rtype_float, CommandData(
366     "1010011", "000", "0010100")),
367 "fmax.s": CommandHandler(parse_reg_reg_reg, ex_rtype_float, CommandData(
368     "1010011", "001", "0010100")),
369 "fcvt.w.s": CommandHandler(parse_reg_reg, ex_rtype_int_float,
370     CommandData("1010011", "111", "1100000")),
371 "fcvt.w.u.s": CommandHandler(parse_reg_reg_1, ex_rtype_int_float,
372     CommandData("1010011", "111", "1100000")),
373 "fmv.x.w": CommandHandler(parse_reg_reg, ex_rtype_int_float,
374     CommandData("1010011", "000", "1110000")),
375 "feq.s": CommandHandler(parse_reg_reg_reg, ex_rtype_int_float,
376     CommandData("1010011", "010", "1010000")),
377 "flt.s": CommandHandler(parse_reg_reg_reg, ex_rtype_int_float,
378     CommandData("1010011", "001", "1010000")),
379 "fle.s": CommandHandler(parse_reg_reg_reg, ex_rtype_int_float,
380     CommandData("1010011", "000", "1010000")),
381 "fclass.s": CommandHandler(parse_reg_reg, ex_rtype_int_float,
382     CommandData("1010011", "001", "1110000")),
383 "fcvt.s.w": CommandHandler(parse_reg_reg, ex_rtype_float_int,
384     CommandData("1010011", "111", "1101000")),
385 "fcvt.s.wu": CommandHandler(parse_reg_reg_1, ex_rtype_float_int,
386     CommandData("1010011", "111", "1101000")),
387 "fmv.w.x": CommandHandler(parse_reg_reg, ex_rtype_float_int,
388     CommandData("1010011", "000", "1111000")),
389
390
391 "lr.w": CommandHandler(parse_reg_reg, ex_rtype, CommandData("0101111",
392     "010", "0001000")),
393 "lr.w.aq": CommandHandler(parse_reg_reg, ex_rtype, CommandData("0101111",
394     "010", "0001010")),
395 "lr.w.rl": CommandHandler(parse_reg_reg, ex_rtype, CommandData("0101111",
396     "010", "0001001")),
397 "lr.w.aq.rl": CommandHandler(parse_reg_reg, ex_rtype,
398     CommandData("0101111", "010", "0001011")),
399 "sc.w": CommandHandler(parse_reg_reg_reg, ex_rtype, CommandData("0101111",
400     "010", "0001100")),
401 "sc.w.aq": CommandHandler(parse_reg_reg_reg, ex_rtype,
402     CommandData("0101111", "010", "0001110")),
403 "sc.w.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
404     CommandData("0101111", "010", "0001101")),
405 "sc.w.aq.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
406     CommandData("0101111", "010", "0001111")),
407 "amoswap.w": CommandHandler(parse_reg_reg_reg, ex_rtype,
408     CommandData("0101111", "010", "0000100")),
409 "amoswap.w.aq": CommandHandler(parse_reg_reg_reg, ex_rtype,
410     CommandData("0101111", "010", "0000110")),
411 "amoswap.w.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
412     CommandData("0101111", "010", "0000101")),
413 "amoswap.w.aq.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
414     CommandData("0101111", "010", "0000111")),
415 "amoadd.w": CommandHandler(parse_reg_reg_reg, ex_rtype,
416     CommandData("0101111", "010", "0000000")),
417 "amoadd.w.aq": CommandHandler(parse_reg_reg_reg, ex_rtype,
418     CommandData("0101111", "010", "0000010")),
419 "amoadd.w.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
420     CommandData("0101111", "010", "0000001")),

```

```

394     "amoadd.w.aq.rl":    CommandHandler(parse_reg_reg_reg, ex_rtype,
395     CommandData("0101111", "010", "0000011")),
396     "amoxor.w":          CommandHandler(parse_reg_reg_reg, ex_rtype,
397     CommandData("0101111", "010", "0010000")),
398     "amoxor.w.aq":       CommandHandler(parse_reg_reg_reg, ex_rtype,
399     CommandData("0101111", "010", "0010010")),
400     "amoxor.w.rl":       CommandHandler(parse_reg_reg_reg, ex_rtype,
401     CommandData("0101111", "010", "0010001")),
402     "amoxor.w.aq.rl":    CommandHandler(parse_reg_reg_reg, ex_rtype,
403     CommandData("0101111", "010", "0010011")),
404     "amoand.w":          CommandHandler(parse_reg_reg_reg, ex_rtype,
405     CommandData("0101111", "010", "0110000")),
406     "amoand.w.aq":       CommandHandler(parse_reg_reg_reg, ex_rtype,
407     CommandData("0101111", "010", "0110010")),
408     "amoand.w.rl":       CommandHandler(parse_reg_reg_reg, ex_rtype,
409     CommandData("0101111", "010", "0110001")),
410     "amoand.w.aq.rl":    CommandHandler(parse_reg_reg_reg, ex_rtype,
411     CommandData("0101111", "010", "0110011")),
412     "amoor.w":           CommandHandler(parse_reg_reg_reg, ex_rtype,
413     CommandData("0101111", "010", "0100000")),
414     "amoor.w.aq":        CommandHandler(parse_reg_reg_reg, ex_rtype,
415     CommandData("0101111", "010", "0100010")),
416     "amoor.w.rl":        CommandHandler(parse_reg_reg_reg, ex_rtype,
417     CommandData("0101111", "010", "0100001")),
418     "amoor.w.aq.rl":     CommandHandler(parse_reg_reg_reg, ex_rtype,
419     CommandData("0101111", "010", "0100011")),
420     "amomin.w":          CommandHandler(parse_reg_reg_reg, ex_rtype,
421     CommandData("0101111", "010", "1000000")),

```

```

422     "amomaxu.w.aq.rl": CommandHandler(parse_reg_reg_reg, ex_rtype,
423     CommandData("0101111", "010", "1110011"))
424
425
426
427 if __name__ == "__main__":
428
429     Texto= open(input("Ingrese nombre del archivo: "))
430     with open("resultMedio","w") as file:
431         count=0
432         for line in Texto:
433
434             if(line!='\n'):
435                 if(line.split("#")[0]!=' '):
436                     count=count+1
437                     file.write(line.split("#")[0].strip("\t")+'\n')
438
439     Texto= open("resultMedio")
440     dictionary={}
441     count=0
442     for line in Texto:
443         if(line!='\n'):
444             if(':' in line):
445                 dictionary[line.split(":")[0].strip(" ")] = count
446             else:
447                 count=count+1
448
449     with open("result","w") as file:
450         Texto= open("resultMedio")
451         count=-1
452         for line in Texto:
453             if(line!='\n'):
454                 if(not ':' in line):
455                     line=line.replace('\t',' ')
456                     count=count+1
457                     for head in dictionary:
458                         if (head in line):
459                             line=line.replace(head,str((dictionary[head]-count)*4))
460
461                     file.write(line)
462     Texto=''
463     os.remove('resultMedio')
464
465
466     with open("text_in","w") as file:
467         Texto= open("result")
468         for line in Texto:
469             lineVal=line.strip('\n')
470             lineVal=lineVal.strip().lower()
471             parts = lineVal.split(" ")
472             title = parts[0]
473             tail = "".join(parts[1:])
474             handler = handlers[title]
475             handler.parse(tail)
476             output = hex(int(handler.execute(),2))

```

```

477     output2=output.split('x')[1]
478     while (len(output2)<8):
479         output2='0'+output2
480
481     file.write(output2+'\n')
482
483     Texto= ''
484     os.remove('result')
485
486     open("data_in","w")
487
488
489 def singleWordPerLine2newFormat(words_per_line, number_of_lines,
490     name_file_in, name_file_out):
491     fr = open(name_file_in, 'r')
492     fw = open(name_file_out, 'w')
493     new_line = [0] * words_per_line
494     for i in range(number_of_lines):
495         for j in range(words_per_line):
496             new_line[words_per_line - 1 - j] = fr.read(8)
497             if new_line[words_per_line - 1 - j] == ',':
498                 new_line[words_per_line - 1 - j] = '00000000'
499                 fr.read(1)
500             for j in range(words_per_line):
501                 fw.write(new_line[j])
502             fw.write('\n')
503     fr.close()
504     fw.close()
505
506 # 3906 lineas de 4 palabras => total_words = 3906*4 = 15624
507 singleWordPerLine2newFormat(4, 3906, "text_in", "text_in_formatted")
508 singleWordPerLine2newFormat(4, 3906, "data_in", "data_in_formatted")

```

Anexo B

Archivo *Datapath* modificado para incorporar las instrucciones atómicas en el Soc.

```
1  /*
2   autor: Gianluca Vincenzo D' Agostino Matute
3   Santiago de Chile , Septiembre 2021
4
5   co-autor: Marcelo Urrutia
6   Santiago de Chile , Noviembre 2023
7  */
8  'timescale 1ns / 1ps
9
10 module riscv32imf_pipeline(
11     input clk , rst , start , acces_to_registers_files ,
12     is_wb_data_fp_fromEEI , do_wb_fromEEI , is_rs1_fp_fromEEI ,
13     is_rs2_fp_fromEEI ,
14     input acces_to_prog_mem , prog_rw_fromEEI , prog_valid_mem_fromEEI ,
15     prog_is_load_unsigned_fromEEI ,
16     input acces_to_data_mem , data_rw_fromEEI , data_valid_mem_fromEEI ,
17     data_is_load_unsigned_fromEEI ,
18     input [31:0] initial_PC , prog_addr_fromEEI , prog_in_fromEEI ,
19     data_addr_fromEEI , data_in_fromEEI , wb_data_fromEEI ,
20     input [1:0] prog_byte_half_word_fromEEI ,
21     data_byte_half_word_fromEEI ,
22     input [4:0] rs1_add_fromEEI , rs2_add_fromEEI , wb_add_fromEEI ,
23     output prog_ready_toEEI , prog_out_of_range_toEEI , data_ready_toEEI ,
24     data_out_of_range_toEEI ,
25     output reg ready ,
26     output [1:0] exit_status ,
27     output [31:0] prog_out_toEEI , data_out_toEEI , rs1_toEEI , rs2_toEEI ,
28     PC
29     /*
30      exit_status [1:0] =
31          00 -> ecall
32          11 -> ebreak
33          01 -> program out of range
34          10 -> memory out of range
35      */
36 );
37     typedef enum {waiting_state , loop_state_1 , loop_state_2_normal ,
38     loop_state_2_chazzard , loop_state_3 , prog_error_state , final_state }
39     state_type;
40     state_type actual_state , next_state;
41     reg set_regs , is_the_beginning , enable_execution , not_valid_EX ,
42     not_valid_MEM , not_valid_WB , control_bubble , acces_to_fpu_EX ,
43     acces_to_mem_EX , acces_to_mem_MEM , is_imm_valid_EX , is_ecall_EX ,
44     is_ecall_MEM , is_ebreak_EX , is_ebreak_MEM , is_ecall_WB ,
45     is_ebreak_WB ;
```

```

33     reg is_storeConditional_EX , is_loadReserved_EX , is_Atomic_EX ,
34     is_AMO_EX;      //ComentarioAtomic
35     reg is_storeConditional_MEMORY , is_loadReserved_MEMORY ,is_Atomic_MEMORY ,
36     is_AMO_MEMORY; //ComentarioAtomic
37     reg is_storeConditional_WB , is_loadReserved_WB , is_Atomic_WB ,
38     is_AMO_WB;      //ComentarioAtomic
39     reg store_conditions_EX , store_conditions_MEMORY , store_conditions_WB ;
40             //ComentarioAtomic
41     reg [4:0] rd_add_EX , rd_add_MEMORY , rd_add_WB , rs1_add_EX , rs2_add_EX ,
42     rs3_add_EX , funct5_EX , funct5_MEMORY , funct5_WB; //ComentarioAtomic
43     reg [3:0] funct7_out_EX ;
44     reg [2:0] format_type_MEMORY , sub_format_type_MEMORY , format_type_EX ,
45     sub_format_type_EX , format_type_WB , funct3_EX , funct3_MEMORY ;
46     reg [1:0] reg_access_option_EX , reg_access_option_MEMORY ,
47     reg_access_option_WB ;
48     reg [31:0] new_PC , PC_IF , PC_DR , PC_EX , PC_MEMORY , PC_WB, inst_DR ,
49     imm_EX , rs1_EX , rs2_EX , rs3_EX , final_res_MEMORY , operand3_MEMORY , rd_WB;
50     reg [31:0] rs1_WB , rs2_WB ,rs1_MEMORY , rs2_MEMORY ;
51
52
53
54
55     // interface con EEI
56     assign {prog_ready_toEEI , prog_out_of_range_toEEI ,
57     data_ready_toEEI , data_out_of_range_toEEI , prog_out_toEEI ,
58     data_out_toEEI , rs1_toEEI , rs2_toEEI } =
59             {ready_prog_mem , out_of_range_prog_mem ,
60     ready_data_mem , out_of_range_data_mem , inst_IF ,
61     data_out_data_mem , rs1_DR , rs2_DR };
62     assign PC = (exit_status[1]^exit_status[0]) ? (exit_status[0] ?
63     PC_IF : PC_MEMORY) : PC_WB;
64             // exit_status_selection
65     assign exit_status = is_ecall_WB
66             ? 2'b00 : (

```

```

61           is_ebreak_WB
62           ? 2'b11 : (
63               acces_to_mem_MEMORY & out_of_range_data_mem) ?
64           2'b10 : (
65               (out_of_range_prog_mem & ~control_hazard)      ?
66           2'b01 : (
67               2'b00))));  

68 // data_mem_options_selection  

69 assign rw_data_mem = (format_type_MEMORY==3'b011 |
70 store_conditions_MEMORY) ? 1'b1 : 1'b0; // only 1 in S type instruction  

71 and atomic instructions ComentarioAtomic  

72 assign is_load_unsigned_data_mem = (format_type_MEMORY==3'b010 &  

73 funct3_MEMORY[2:1]==2'b10) ? 1'b1 : 1'b0; // only 1 in I type  

74 instruction and funct3= 4 o 5  

75 assign byte_half_word_data_mem = (funct3_MEMORY[1:0]==2'b00 & ~  

76 store_conditions_MEMORY) ? 2'b10 : // funct3= 0 o 4 -byte  

77 ((funct3_MEMORY[1:0]==2'b01 & ~  

78 store_conditions_MEMORY) ? 2'b01 : // funct3= 1 o 5 -half  

2'b00);  

79 // funct3= 2      -word (default)  

80 // final_alu_fpu_res_selection  

81 assign final_res_EX =  

82 (({format_type_EX, sub_format_type_EX}==6'b000_000 & {  

83 funct7_out_EX, funct3_EX}!=7'b1011_000 & {funct7_out_EX, funct3_EX}  

84 !=7'b1100_000) | // se excluyen fmv.x.w y fmv.w.x  

85 format_type_EX==3'b001) ? res_fpu      : // R (fp) o R4  

86 ((({format_type_EX, sub_format_type_EX}==6'b000_000 & (  

87 funct7_out_EX==4'b1011 | funct7_out_EX==4'b1100))|is_Atomic_EX |  

88 store_conditions_EX) ? operand1_EX : // fmv.x.w y fmv.w.x tiotiotio  

89 (({format_type_EX, sub_format_type_EX}==6'b010_011 |  

90 format_type_EX==3'b110) ? PC_EX+32'b100 : // I (jalr) o J  

91 ((format_type_EX==3'b101)    ? ( operand2_EX + (br/>
92 sub_format_type_EX[0] ? PC_EX : 32'b0) )    : // U  

93 res_alu)); // default  

94 // mux rd  

95 assign rd_MEMORY = ((format_type_MEMORY==3'b010 & ~sub_format_type_MEMORY[2]  

96 & ~sub_format_type_MEMORY[0]) | is_Atomic_MEMORY) ? data_out_data_mem :  

97 final_res_MEMORY; //ComentarioAtomic  

98 // sub_decoder  

99 assign is_ecall_DR  = (format_type_DR==3'b010 & sub_format_type_DR  

100 ==3'b100 & imm_DR==32'b0) ? 1'b1 : 1'b0;  

101 assign is_ebreak_DR = (format_type_DR==3'b010 & sub_format_type_DR  

102 ==3'b100 & imm_DR==32'b1) ? 1'b1 : 1'b0;  

103 assign acces_to_fpu_DR = (  

104     format_type_DR==3'b001 | ( // R4  

105     {format_type_DR, sub_format_type_DR}==6'b0 & {funct7_out_DR,  

106     funct3_DR}!=7'b1011_000 & {funct7_out_DR, funct3_DR}!=7'b1100_000  

107 ) // R (fp) - {fmv.x.w, fmv.w.x}  

108 ) ? 1'b1 : 1'b0;

```

```

88      assign acces_to_mem_DR = (format_type_DR==3'b011 | (format_type_DR
89      ==3'b010 & ~sub_format_type_DR[2] & ~sub_format_type_DR[0]) | 
90      is_Atomic | store_conditions) ? 1'b1 : 1'b0; //ComentarioAtomic
91      assign not_valid_DR = format_type_DR==3'b111 ? 1'b1 : 1'b0;
92      // next_PC_selection
93      assign control_hazard = ( ({format_type_EX, branch_condition}==4'
94      b100_1 | format_type_EX==3'b110) | ({format_type_EX,
95      sub_format_type_EX}==6'b010_011) ) ? 1'b1 : 1'b0; //preguntar
96      assign jalr_pc = operand1_EX+operand2_EX;
97      assign branch_PC = ({format_type_EX, branch_condition}==4'b100_1 |
98      format_type_EX==3'b110) ? PC_EX+operand2_EX : // B | J
99      (({format_type_EX, sub_format_type_EX}==6'
100     b010_011) ? {jalr_pc[31:1], 1'b0} : // I (jalr)
101
102           32'b0);
103
104      // control_signals
105      assign exit = (is_ecall_WB | is_ebreak_WB |
106          (out_of_range_prog_mem & ~control_hazard) |
107          (acces_to_mem_MEMORY & out_of_range_data_mem) ) ? 1'b1 :
108          1'b0;
109      assign done = (((ready_prog_mem & ~out_of_range_prog_mem) |
110      control_hazard) &
111          ((acces_to_fpu_EX & ready_fpu) | ~acces_to_fpu_EX) &
112          ((acces_to_mem_MEMORY & ready_data_mem & ~
113          out_of_range_data_mem) | ~acces_to_mem_MEMORY)) ? 1'b1 : 1'b0;
114      // FSM controller
115      always_comb
116          case (actual_state)
117              default: begin
118                  {is_the_beginning, ready} = 2'b00;
119                  {enable_execution, control_bubble, set_regs} = 3'b000;
120                  next_state = actual_state;
121              end
122              waiting_state: begin
123                  {is_the_beginning, ready} = {start,
124                  1'b0};
125                  {enable_execution, control_bubble, set_regs} = 3'b000;
126                  next_state = start ? loop_state_1 : waiting_state;
127              end
128              loop_state_1: begin
129                  {is_the_beginning, ready} = 2'b00;
130                  {enable_execution, control_bubble, set_regs} = 3'b100;
131                  next_state = start ? (exit ? final_state ://(
132                      store_conditions? loop_state_3 :
133                          (done ? (control_hazard ? loop_state_2_chazzard :
134                          loop_state_2_normal)
135                              : loop_state_1)) : waiting_state;
136              end
137              loop_state_2_normal: begin
138                  {is_the_beginning, ready} = 2'b00;

```

```

126             {enable_execution , control_bubble , set_regs} = 3'b101;
127             next_state = loop_state_3;
128         end
129         loop_state_2_chazzard: begin
130             {is_the_beginning , ready} = 2'b00;
131             {enable_execution , control_bubble , set_regs} = 3'b111;
132             next_state = loop_state_3;
133         end
134         loop_state_3: begin
135             {is_the_beginning , ready} = 2'b00;
136             {enable_execution , control_bubble , set_regs} = 3'b000;
137             next_state = loop_state_1;
138         end
139         final_state: begin
140             {is_the_beginning , ready} = 2'b01;
141             {enable_execution , control_bubble , set_regs} = 3'b100;
142             next_state = start ? final_state : waiting_state;
143         end
144     endcase
145     always_ff @(posedge(clk)) begin // el orden SI importa
146         new_PC = is_the_beginning ? initial_PC : (set_regs ? (
147             control_bubble ? branch_PC : PC_IF+32'b100) : PC_IF); // 
PC_generator
148
149         if(is_the_beginning) begin // reset
150             // PipelineReg_MEM2WB
151             {PC_WB, rd_WB, rd_add_WB, format_type_WB,
152             reg_access_option_WB, not_valid_WB, is_ebreak_WB, is_ecall_WB,
153             is_loadReserved_WB, is_storeConditional_WB,
154             store_conditions_WB, is_Atomic_WB, is_AMO_WB, funct5_WB,
155             rs1_WB, rs2_WB} = 0;
156             // PipelineReg_EX2MEM
157             {PCMEM, final_res_MEMORY, operand3_MEMORY, rd_add_MEMORY,
158             format_type_MEMORY, sub_format_type_MEMORY, funct3_MEMORY,
159             reg_access_option_MEMORY, acces_to_mem_MEMORY, not_valid_MEMORY,
160             is_ebreak_MEMORY, is_ecall_MEMORY,
161             is_loadReserved_MEMORY, is_storeConditional_MEMORY,
162             store_conditions_MEMORY, is_Atomic_MEMORY, is_AMO_MEMORY,
163             funct5_MEMORY,
164             rs1_MEMORY, rs2_MEMORY} = 0;
165
166             {PC_EX, imm_EX, rs1_EX, rs2_EX, rs3_EX, rd_add_EX,
167             rs1_add_EX, rs2_add_EX, rs3_add_EX,
168             funct7_out_EX, funct3_EX, format_type_EX,
169             sub_format_type_EX, reg_access_option_EX,
170             is_imm_valid_EX, acces_to_fpu_EX, acces_to_mem_EX,
171             not_valid_EX, is_ebreak_EX, is_ecall_EX,
172             is_loadReserved_EX, is_storeConditional_EX,
173             store_conditions_EX, is_Atomic_EX, is_AMO_EX, funct5_EX} = 0;

```

```

164          // PipelineReg_IF2DR
165          {PC_DR, inst_DR} = 0;
166          PC_IF = new_PC;
167      end
168
169
170      else if (set_regs) begin // set
171          if (store_conditions) begin
172              PC_IF = PC_WB+32'b100;
173
174              {PC_DR, inst_DR} = 0;
175
176              {PC_EX, imm_EX, rs1_EX, rs2_EX, rs3_EX, rd_add_EX,
177               rs1_add_EX, rs2_add_EX, rs3_add_EX,
178               funct7_out_EX, funct3_EX, format_type_EX,
179               sub_format_type_EX, reg_access_option_EX,
180               is_imm_valid_EX, acces_to_fpu_EX, acces_to_mem_EX,
181               not_valid_EX, is_ebreak_EX, is_ecall_EX,
182               is_loadReserved_EX, is_storeConditional_EX,
183               store_conditions_EX, is_Atomic_EX, is_AMO_EX, funct5_EX}
184
185              =
186              {PC_WB, 32'b0, rs1_DR, rs2_DR, 32'b0, 5'b0, 5'b0, 5'
187               b0, 5'b0,
188               4'b1111, 3'b010, 3'b111, 3'b111, 2'b00,
189               1'b0, 1'b0, acces_to_mem_DR, 1'b0, 1'b0, 1'b0,
190               1'b0, 1'b0, store_conditions, 1'b0, 1'b0, 5'b11111};
191
192          // PipelineReg_EX2MEM
193          {PCMEM, final_res_MEM, operand3_MEM, rd_add_MEM,
194          format_type_MEM, sub_format_type_MEM, funct3_MEM,
195          reg_access_option_MEM, acces_to_mem_MEM, not_valid_MEM
196          , is_ebreak_MEM, is_ecall_MEM,
197          is_loadReserved_MEM, is_storeConditional_MEM,
198          store_conditions_MEM, is_Atomic_MEM, is_AMO_MEM
199          , funct5_MEM} = 0;
200
201          {PC_WB, rd_WB, rd_add_WB, format_type_WB,
202           reg_access_option_WB, not_valid_WB, is_ebreak_WB, is_ecall_WB
203           , is_loadReserved_WB, is_storeConditional_WB,
204           store_conditions_WB, is_Atomic_WB, is_AMO_WB
205           , funct5_WB, rs1_WB, rs2_WB} = 0;
206
207      end
208
209      else begin
210          // PipelineReg_MEM2WB
211          {PC_WB, rd_WB, rd_add_WB, format_type_WB,
212           reg_access_option_WB, not_valid_WB, is_ebreak_WB, is_ecall_WB
213           , is_loadReserved_WB, is_storeConditional_WB,
214           store_conditions_WB, is_Atomic_WB, is_AMO_WB
215           , funct5_WB,

```



```

234           {PC_DR, imm_DR, rs1_DR, rs2_DR, rs3_DR, rd_add_DR,
235           rs1_add_DR, rs2_add_DR, rs3_add_DR,
236           funct7_out_DR, funct3_DR, format_type_DR,
237           sub_format_type_DR, reg_access_option_DR,
238           is_imm_valid_DR, acces_to_fpu_DR, acces_to_mem_DR,
239           not_valid_DR, is_ebreak_DR, is_ecall_DR,
240           is_loadReserved, is_storeConditional,
241           store_conditions, is_Atomic, is_AMO, funct5_DR};
242           // PipelineReg_IF2DR
243           {PC_DR, inst_DR} = {PC_IF, inst_IF};
244           PC_IF = new_PC; // PC_generator
245           end
246       end
247   end
248
249   actual_state = rst ? waiting_state : next_state;
250
251
252   // prog_memory
253   memory #( .initial_option(2) ) prog_memory_unit(
254       .clk(clk), .rst(rst),
255       // inputs
256       .rw( (acces_to_prog_mem & ~start) ?
257             prog_rw_fromEEI : 1'b0),
258       .valid( (acces_to_prog_mem & ~start) ?
259             prog_valid_mem_fromEEI : enable_execution),
260       .addr( (acces_to_prog_mem & ~start) ?
261             prog_addr_fromEEI : PC_IF),
262       .data_in( (acces_to_prog_mem & ~start) ?
263             prog_in_fromEEI : 32'b0),
264       .byte_half_word( (acces_to_prog_mem & ~start) ?
265             prog_byte_half_word_fromEEI : 2'b0),
266       .is_load_unsigned( (acces_to_prog_mem & ~start) ?
267             prog_is_load_unsigned_fromEEI : 1'b1),
268       // outputs
269       .ready(ready_prog_mem), .out_of_range(out_of_range_prog_mem),
270       data_out(inst_IF)
271   );
272
273   // data_memory
274   memory #( .initial_option(1) ) data_memory_unit(
275       .clk(clk), .rst(rst),
276       // inputs
277       .rw( (acces_to_data_mem & ~start) ?
278             data_rw_fromEEI : rw_data_mem),
279       .valid( (acces_to_data_mem & ~start) ?
280             data_valid_mem_fromEEI : acces_to_mem_MEM & enable_execution)
281   ,

```

```

269     .addr(                  (acces_to_data_mem & ~start) ?  

270         data_addr_fromEEI           : final_res_MEMORY) ,  

271     .data_in(                 (acces_to_data_mem & ~start) ?  

272         data_in_fromEEI            : operand3_MEMORY) ,  

273     .byte_half_word( (acces_to_data_mem & ~start) ?  

274         data_byte_half_word_fromEEI : byte_half_word_data_mem) ,  

275     .is_load_unsigned((acces_to_data_mem & ~start) ?  

276         data_is_load_unsigned_fromEEI : is_load_unsigned_data_mem) ,  

277     // outputs  

278     .ready(ready_data_mem) , .out_of_range(out_of_range_data_mem) , .  

279     data_out(data_out_data_mem)  

280 );
281 // Instruction_Decoder
282 Instruction_Decoder Instruction_Decoder_unit(
283     .in(inst_DR) ,
284     .is_imm_valid(is_imm_valid_DR) , .imm(imm_DR) ,
285     .rd_add(rd_add_DR) , .rs1_add(rs1_add_DR) , .rs2_add(rs2_add_DR) ,  

286     .rs3_add(rs3_add_DR) ,  

287     .funct7_out(funct7_out_DR) ,.funct5(funct5_DR) , .format_type(  

288     format_type_DR) , .sub_format_type(sub_format_type_DR) ,  

289     .funct3(funct3_DR) , .funct2(ignored_signals[6:5]) , .  

290     reg_access_option(reg_access_option_DR)
291 );
292
293 checkAtomic checkAtomic_unit(
294     .format_type(format_type_DR) , .sub_format_type(  

295     sub_format_type_DR) ,  

296     .funct5(funct5_DR) ,
297     .is_storeConditional(is_storeConditional) , .is_loadReserved(  

298     is_loadReserved) , .is_Atomic(is_Atomic) , .is_AMO(is_AMO)
299 );
300 // registers_files
301 registers_files registers_files_unit(
302     .clk(clk) ,
303     // inputs
304     .rs1_add( (acces_to_registers_files & ~start) ? rs1_add_fromEEI  

305 : rs1_add_DR) ,
306     .rs2_add( (acces_to_registers_files & ~start) ? rs2_add_fromEEI  

307 : rs2_add_DR) ,
308     .rs3_add( rs3_add_DR ) ,
309     .wb_add( (acces_to_registers_files & ~start) ? wb_add_fromEEI  

310 : rd_add_WB) ,
311     .wb_data( (acces_to_registers_files & ~start) ? wb_data_fromEEI  

312 : rd_WB) ,
313     .write_reg( (acces_to_registers_files & ~start) ? do_wb_fromEEI  

314 :
315             ((format_type_WB==3'b011 | format_type_WB==3'b100 |
316             not_valid_WB | is_ecall_WB | is_ebreak_WB | store_conditions_WB) ? 1'  

317             b0 : 1'b1) ),

```

```

301     .is_wb_data_fp( (acces_to_registers_files & ~start) ?  

302         is_wb_data_fp_fromEEI : reg_access_option_WB[0]),  

303         .is_rs1_fp( (acces_to_registers_files & ~start) ?  

304             is_rs1_fp_fromEEI : reg_access_option_DR[1]),  

305             .is_rs2_fp( (acces_to_registers_files & ~start) ?  

306                 is_rs2_fp_fromEEI : (reg_access_option_DR[1] | reg_access_option_DR  

307 [0])),  

308                 .is_loadReserved_WB(is_loadReserved_WB),  

309                 .is_storeConditional_WB(is_storeConditional_WB),  

310                 .isAMO_wb(is_AMO_WB), //indica si el acceso a reg es  

311 AMO en wb  

312     .funt_5_wb(funct5_WB), // funct 5 wb  

313     .wb_rs1(rs1_WB), // data rs1 wb  

314     .wb_rs2(rs2_WB), // data rs2 wb  

315     // outputs  

316     .rs1(rs1_DR), .rs2(rs2_DR), .rs3(rs3_DR), .store_conditions_out  

317 (store_conditions)  

318 );
319 // forwarding_unit
320 forwarding_unit forwarding_unit(
321     .store_conditions_EX(store_conditions_EX), .
322 store_conditions_MEMORY(store_conditions_MEMORY), .store_conditions_WB(  

323 store_conditions_WB),
324     .is_imm_valid_EX(is_imm_valid_EX), .ready_data_mem(  

325 ready_data_mem), .valid_data_mem(acces_to_mem_MEMORY),
326     .reg_access_option_EX(reg_access_option_EX), .
327 reg_access_option_MEMORY(reg_access_option_MEMORY), .reg_access_option_WB(  

328 reg_access_option_WB),
329     .format_type_EX(format_type_EX), .format_type_MEMORY(  

330 format_type_MEMORY), .format_type_WB(format_type_WB), .
331 sub_format_type_MEMORY(sub_format_type_MEMORY),
332     .rs1_add_EX(rs1_add_EX), .rs2_add_EX(rs2_add_EX), .rs3_add_EX(  

333 rs3_add_EX), .rd_add_MEMORY(rd_add_MEMORY), .rd_add_WB(rd_add_WB),
334     .rs1_EX(rs1_EX), .rs2_EX(rs2_EX), .rs3_EX(rs3_EX), .rd_MEMORY(  

335 rd_MEMORY), .rd_WB(rd_WB), .imm_EX(imm_EX),
336     .enable_fpu(enable_fpu), .operand1_EX(operand1_EX), .
337 operand2_EX(operand2_EX), .operand3_EX(operand3_EX)
338 );
339 // alu_op_selection
340 alu_op_selection alu_op_selection_unit(
341     .imm_11_5(operand2_EX[11:5]), .funct7_out(funct7_out_EX),
342     .format_type(format_type_EX), .sub_format_type(  

343 sub_format_type_EX), .funct3(funct3_EX),
344     .alu_option(alu_option)
345 );
346 // ALU
347 ALU ALU_unit(
348     .in1(operand1_EX), .in2((format_type_EX==3'b100) ? operand3_EX  

349 : operand2_EX), // is B type?
350     .operation(alu_option),

```

```

333     .res(res_alu), .boolean_res(branch_condition)
334 );
335 // fpu_op_selection
336 fpu_op_selection fpu_op_selection_unit(
337     .rs2_add(rs2_add_EX), .funct7_out(funct7_out_EX),
338     .format_type(format_type_EX), .sub_format_type(
339         sub_format_type_EX), .funct3(funct3_EX), .rm_from_fcsr(3'b000),
340     .rm2fpu(rm2fpu), .fpu_option(fpu_option)
341 );
342 // FPU
343 FPU FPU_unit(
344     .start(acces_to_fpu_EX & enable_fpu & enable_execution), .rst(
345         rst | ~enable_execution), .clk(clk), .rm(rm2fpu),
346     .option(fpu_option), .in1(operand1_EX), .in2(operand2_EX), .in3(
347         operand3_EX),
348     .NV(ignored_signals[4]), .NX(ignored_signals[3]), .UF(
349         ignored_signals[2]), .OF(ignored_signals[1]), .DZ(ignored_signals
350         [0]),
351     .ready(ready_fpu), .out(res_fpu)
352 );
353 endmodule
354
355 module forwarding_unit(
356     input store_conditions_EX, store_conditions_MEM,
357     store_conditions_WB,
358     input is_imm_valid_EX, ready_data_mem, valid_data_mem,
359     input [1:0] reg_access_option_EX, reg_access_option_MEM,
360     reg_access_option_WB,
361     input [2:0] format_type_EX, format_type_MEM, format_type_WB,
362     sub_format_type_MEM,
363     input [4:0] rs1_add_EX, rs2_add_EX, rs3_add_EX, rd_add_MEM,
364     rd_add_WB,
365     input [31:0] rs1_EX, rs2_EX, rs3_EX, rd_MEM, rd_WB, imm_EX,
366     output enable_fpu,
367     output [31:0] operand1_EX, operand2_EX, operand3_EX
368 );
369 /*
370     reg_access_option:
371     | code | rd | rs1 | rs2 |
372     | 00   | I  | I   | I   |
373     | 01   | FP | I   | FP  |
374     | 10   | I  | FP  | FP  |
375     | 11   | FP | FP  | FP  |
376
377     note: rs3 is always FP
378 */
379     wire [31:0] final_rs1, final_rs2, final_rs3;
380 //tiotiotio
381 // checking rs1, rs2, rs3: se debe checkear MEM primero y despues
382 //WB (debido a que MEM el la inst inmediatamente precedente)

```

```

372 // calza la direccion no se trata de x0
      es un write back por realizar
      son del mismo tipo (integer
373 /fp)
374 assign final_rs1 = ( rs1_add_EX==rd_add_MEM & ~( rd_add_MEM==5'b0 &
      ~reg_access_option_MEMORY[0] ) & format_type_MEMORY!=3'b011 &
      format_type_MEMORY!=3'b100 & ~store_conditions_MEMORY &
      reg_access_option_EX[1]==reg_access_option_MEMORY[0] ) ? rd_MEMORY : (
      ( rs1_add_EX==rd_add_WB & ~( rd_add_WB ==5'b0 &
      ~reg_access_option_WB [0] ) & format_type_WB !=3'b011 &
      format_type_WB !=3'b100 & ~store_conditions_WB &
      reg_access_option_EX[1]==reg_access_option_WB[0] ) ? rd_WB : (
      rs1_EX));
375 assign final_rs2 = ( rs2_add_EX==rd_add_MEM & ~( rd_add_MEM==5'b0 &
      ~reg_access_option_MEMORY[0] ) & format_type_MEMORY!=3'b011 &
      format_type_MEMORY!=3'b100 & ~store_conditions_MEMORY & (
      reg_access_option_EX==2'b0 & ~reg_access_option_MEMORY[0]) | (
      reg_access_option_EX!=2'b0 & reg_access_option_MEMORY[0])) ? rd_MEMORY : (
      ( rs2_add_EX==rd_add_WB & ~( rd_add_WB ==5'b0 &
      ~reg_access_option_WB [0] ) & format_type_WB !=3'b011 &
      format_type_WB !=3'b100 & ~store_conditions_WB & (
      reg_access_option_EX==2'b0 & ~reg_access_option_WB[0] ) | (
      reg_access_option_EX!=2'b0 & reg_access_option_WB[0] )) ? rd_WB : (
      rs2_EX));
376 assign final_rs3 = ( rs3_add_EX==rd_add_MEM & ~( rd_add_MEM==5'b0 &
      ~reg_access_option_MEMORY[0] ) & format_type_MEMORY!=3'b011 &
      format_type_MEMORY!=3'b100 & ~store_conditions_MEMORY &
      reg_access_option_MEMORY[0] ) ? rd_MEMORY : (
      ( rs3_add_EX==rd_add_WB & ~( rd_add_WB ==5'b0 &
      ~reg_access_option_WB [0] ) & format_type_WB !=3'b011 &
      format_type_WB !=3'b100 & ~store_conditions_WB &
      reg_access_option_WB [0] ) ? rd_WB : (
      rs3_EX));
377 // final outputs (analogo al caso single cycle)
378 assign operand1_EX = final_rs1;
379 assign operand2_EX = is_imm_valid_EX ? imm_EX : final_rs2;
380 assign operand3_EX = (format_type_EX==3'b011 | format_type_EX==3'b100 | store_conditions_EX) ? final_rs2 : final_rs3;
381 // permite la ejecucion de la FPU, es importante en las
382 instrucciones load cuando hay data hazard pues debe esperar a que se
383 obtenga el dato de la memoria
384 assign enable_fpu = ( // si alguno de los operandos depende de
385 rd_MEMORY
386 ( (rs1_add_EX==rd_add_MEM & format_type_EX!=3'b101 &
      format_type_EX!=3'b110) | // no aplica para U y J
      (rs2_add_EX==rd_add_MEM & (~is_imm_valid_EX |
      format_type_EX==3'b011 | format_type_EX==3'b100)) | // aplica si imm
      es inválido o para B o S | store_conditions_EX

```

```

390      (rs3_add_EX==rd_add_MEM & format_type_EX==3'b001) // aplica
para R4
391      ) & (((~sub_format_type_MEM[2] & ~sub_format_type_MEM[0] &
format_type_MEM==3'b010) ) & valid_data_mem) // y es una
instrucción de tipo load (en MEM) | (format_type_MEM == 3'b000 &
sub_format_type_MEM == 3'b010)
392      & ~( rd_add_MEM==5'b0 & ~reg_access_option_MEMORY[0] ) // y no
se trata de x0=zero
393      ) ? ready_data_mem : 1'b1; // se espera a que el dato sea
    valido
394 endmodule

```

Anexo C

Archivo *Instruction Decoder* modificado para incorporar las instrucciones atómicas en el Soc.

```
1  /*
2  autor: Gianluca Vincenzo D' Agostino Matute
3  Santiago de Chile , Septiembre 2021
4
5  co-autor: Marcelo Urrutia
6  Santiago de Chile , Noviembre 2023
7  */
8  'timescale 1ns / 1ps
9
10 module Instruction_Decoder(
11     input [31:0] in ,
12     output is_imm_valid ,
13     output [31:0] imm,
14     output [4:0] rd_add , rs1_add , rs2_add , rs3_add , funct5 ,
15     output [3:0] funct7_out ,
16     output [2:0] format_type , sub_format_type , funct3 ,
17     output [1:0] reg_access_option , funct2
18 );
19     wire [6:0] opcode , funct7;
20     assign {opcode , funct7 , funct3 , funct5 , funct2 , rd_add
21         , rs1_add , rs2_add , rs3_add } =
22         {in [6:0] , in[31:25] , in[14:12] , in[31:27] , in[26:25] , in
23         [11:7] , in[19:15] , in[24:20] , in[31:27]};
24     /*
25         Format Group Classifier:
26         opcode -> Type
27         0110011 -> R
28         1010011 -> R (FP)
29         0101111 -> R (A)
30         100 00 11 -> R4 (FP- fmadd.s)
31         100 01 11 -> R4 (FP- fmsub.s)
32         100 11 11 -> R4 (FP- fnmadd.s)
33         100 10 11 -> R4 (FP- fnmsub.s)
34         0100011 -> S
35         0100111 -> S (FP)
36         1100011 -> B
37         1101111 -> J
38         0110111 -> U (lui)
39         0010111 -> U (auipc)
40         0010011 -> I (addi , xori , ori , andi , slli , srli , srai , slti ,
41         sltiu)
42         0000011 -> I (lb , lh , lw , lbu , lhu)
43         1100111 -> I (jalr)
44         1110011 -> I (ecall , ebreak)
```

```

42          0000111 -> I (FP)
43          format_type [2:0]:
44          000 -> R type
45          001 -> R4 type
46          011 -> S type
47          100 -> B type
48          101 -> U type
49          110 -> J type
50          010 -> I type
51          111 -> Not valid type
52      */
53      assign format_type = ((opcode[4:0]==5'b10011 & (opcode[6]^opcode
54      [5]))|opcode==7'b0101111) ? 3'b000 : // R
55                      ((({opcode[6:4], opcode[1:0]}==5'b10011)
56                      ? 3'b001 : // R4
57                      ((({opcode[6:3], opcode[1:0]}==6'b010011)
58                      ? 3'b011 : // S
59                      (((opcode==7'b1100011)
60                      ? 3'b100 : // B
61                      (((opcode==7'b1101111)
62                      ? 3'b110 : // J
63                      ((({opcode[6], opcode[4:0]}==6'b010111)
64                      ? 3'b101 : // U
65                      (((opcode[1:0]==2'b11&(opcode[6:2]==5'b100 |
66                      opcode[6:2]==5'b0 | opcode[6:2]==5'b11001 | opcode[6:2]==5'b11100))
67                      ? 3'b010 : // I
68
69      3'b111))))); // Not valid
70  /*
71      Sub-Format Group Classifier
72      sub_format_type [2:0]:
73          if format_type [2:0] = 000
74          -000 -> R (FP)
75          -001 -> R
76          -010 -> R (A)
77          if format_type [2:0] = 001
78          -000 -> R4 (FP- fmadd.s)
79          -001 -> R4 (FP- fmsub.s)
80          -010 -> R4 (FP- fnmsub.s)
81          -011 -> R4 (FP- fnmadd.s)
82          100 00 11 -> R4 (FP- fmadd.s)
83          100 01 11 -> R4 (FP- fmsub.s)
84          100 10 11 -> R4 (FP- fnmsub.s)
85          100 11 11 -> R4 (FP- fnmadd.s)
86          if format_type [2:0] = 010
87          -000 -> I (FP)
88          -001 -> I (addi, xori, ori, andi, slli, srli, srai,
89          slti, sltiu)
90          -010 -> I (lb, lh, lw, lbu, lhu)

```

```

82             -011 -> I (jalr)
83             -100 -> I (ecall, ebreak)
84             if format_type[2:0] = 011
85             -000 -> S (FP)
86             -001 -> S
87             if format_type[2:0] = 101
88             -000 -> U (lui)
89             -001 -> U (auipc)
90             else
91             -111
92         */
93         assign sub_format_type = (format_type==3'b000 & opcode[5:4]==2'b01)
94             ? 3'b000 : // R (FP)
95             ((format_type==3'b000 & opcode[5:4]==2'b11)
96             ? 3'b001 : // R (I)
97             ((format_type==3'b000 & opcode[5:4]==2'b10)
98             ? 3'b010 : // R (A)
99             ((format_type==3'b011) ? (opcode[2] ? 3'
100             b000 : 3'b001) : // S
101             b000 : 3'b001) : // U
102             : // R4
103             ? 3'b000 : // I (FP)
104             ((format_type==3'b010&opcode[6:2]==5'b1)
105             ? 3'b010 : // I (lb, lh, lw, lbu, lhu)
106             ((format_type==3'b010&opcode[6:2]==5'b0)
107             ? 3'b010 : // I (addi, xori, ori, andi, slli, srli, srai, slti,
108             sltiu))
109             ((format_type==3'b010&opcode[6:2]==5'b11001
110             ) ? 3'b011 : // I (jalr)
111             ((format_type==3'b010&opcode[6:2]==5'b11100
112             ) ? 3'b100 : // I (ecall, ebreak)
113             3'b111))))));
114
115     /*
116     Operation Classifier:
117     if Funct7[6:0]=0000000: Funct7-out[3:0]=0000
118     if Funct7[6:0]=0000001: Funct7-out[3:0]=0001
119     if Funct7[6:0]=0100000: Funct7-out[3:0]=0010
120     if Funct7[6:0]=0000100: Funct7-out[3:0]=0011
121     if Funct7[6:0]=0001000: Funct7-out[3:0]=0100
122     if Funct7[6:0]=0001100: Funct7-out[3:0]=0101
123     if Funct7[6:0]=0101100: Funct7-out[3:0]=0110
124     if Funct7[6:0]=0010000: Funct7-out[3:0]=0111
125     if Funct7[6:0]=0010100: Funct7-out[3:0]=1000
126     if Funct7[6:0]=1101000: Funct7-out[3:0]=1001
127     if Funct7[6:0]=1100000: Funct7-out[3:0]=1010
128     if Funct7[6:0]=1110000: Funct7-out[3:0]=1011
129     if Funct7[6:0]=1111000: Funct7-out[3:0]=1100

```

```

120      if  Funct7[6:0]=1010000: Funct7-out[3:0]=1101
121      else :
122          Funct7-out[3:0]=1111
123      /*
124      assign funct7_out = (funct7==7'b0000000) ? 4'b0000 : // 0x00
125                  ((funct7==7'b0000001) ? 4'b0001 : // 0x01
126                  ((funct7==7'b0100000) ? 4'b0010 : // 0x20
127                  ((funct7==7'b0000100) ? 4'b0011 :
128                  ((funct7==7'b0001000) ? 4'b0100 :
129                  ((funct7==7'b0001100) ? 4'b0101 :
130                  ((funct7==7'b0101100) ? 4'b0110 :
131                  ((funct7==7'b0010000) ? 4'b0111 :
132                  ((funct7==7'b0010100) ? 4'b1000 :
133                  ((funct7==7'b1101000) ? 4'b1001 :
134                  ((funct7==7'b1100000) ? 4'b1010 :
135                  ((funct7==7'b1110000) ? 4'b1011 :
136                  ((funct7==7'b1111000) ? 4'b1100 :
137                  ((funct7==7'b1010000) ? 4'b1101 :
138                  4'b1111))))))))));
139  /*
140      Registers selection options
141      if format-type[2:0]=000 (R):
142          if sub-format-type[2:0]=000 (FP):
143              if Funct7-out[3:0]=1010 o 1011 o 1101 ( fwt.w(u).s fmv.x.w
fclass.s feq.s flt.s fle.s )
144                  reg_access_option[1:0]=10
145                  if Funct7-out[3:0]=1001 o 1100 ( fwt.s.w(u) fmv.w.x )
146                      reg_access_option[1:0]=01
147                  else :
148                      reg_access_option[1:0]=11
149
150          if sub-format-type[2:0]=001 (no FP):
151              reg_access_option[1:0]=00
152          if format-type[2:0]=010 (I):
153              if sub-format-type[2:0]=000 (FP): reg_access_option[1:0]=01
154              if sub-format-type[2:0]=001 o 010 o 011 o 100 (no FP):
reg_access_option[1:0]=00
155          if format-type[2:0]=011 (S):
156              if sub-format-type[2:0]=000 (FP): reg_access_option[1:0]=01
157              if sub-format-type[2:0]=001 (no FP): reg_access_option
[1:0]=00
158          if format-type[2:0]=001 (R4):
159              reg_access_option[1:0]=11
160          if format-type[2:0]=100 (B):
161              reg_access_option[1:0]=00
162          if format-type[2:0]=101 (U) o 110 (J):
163              reg_access_option[1:0]=00 o 10=00
164          reg_access_option[1:0] =
00: rd , rs1 , rs2 son registros Integer
01: rs1 es reg Integer y rd , rs2 son FP

```

```

167          10: rd es reg Integer y rs1 , rs2 son FP
168          11: rd , rs1 , rs2 son registros FP
169      reg_access_option :
170      | code| rd | rs1 | rs2 |
171      | 00 | I | I | I |
172      | 01 | FP | I | FP |
173      | 10 | I | FP | FP |
174      | 11 | FP | FP | FP |
175      note: rs3 is always FP
176  */
177  assign reg_access_option = (format_type[2:1]==2'b10|format_type==3'b110) ? 2'b00 : // B-U-J
178                                ((format_type==3'b001)
179                                ? 2'b11 : // R4
180                                ((format_type==3'b011&sub_format_type==3'b000) ? 2'b01 : // S (FP)
181                                ((format_type==3'b011&sub_format_type==3'b001) ? 2'b00 : // S (no FP)
182                                ((format_type==3'b010&sub_format_type==3'b000) ? 2'b01 : // I (FP)
183                                ((format_type==3'b010&sub_format_type!=3'b111) ? 2'b00 : // I (no FP)
184                                ((format_type==3'b000&sub_format_type==3'b001) ? 2'b00 : // R (no FP)
185                                ((format_type==3'b000&sub_format_type==3'b010) ? 2'b00 : // R (A)
186                                ((format_type==3'b000&sub_format_type==3'b000&(funct7_out==4'b1010|
187                                funct7_out==4'b1011|funct7_out==4'b1101
188                                )) ? 2'b10 : // R (FP) ( fwt.w(u).s fmv.x.w fclass.s freq.s flt.s
189                                fle.s )
190                                ((format_type==3'b000&sub_format_type==3'b000&
191                                funct7_out==4'b1001|funct7_out==4'b1100
192                                )) ? 2'b01 : // R (FP) ( fwt.s.w(u) fmv.w.x )
193                                ((format_type==3'b000&sub_format_type==3'b000&
194                                funct7_out!=4'b1111
195                                )) ? 2'b11 : // R (FP) ( ~
196                                2'b00))))))))));
197  /*
198  if format_type[2:0] = 010 (I type):
199  imm[31:0] = Inst[31]*ones[19:0] : Inst[30:20]
200  is_imm_valid = 1
201  if format_type[2:0] = 011 (S type):
202  imm[31:0] = Inst[31]*ones[19:0] : Inst[30:25] : Inst[11:7]
203  is_imm_valid = 1
204  if format_type[2:0] = 100 (B type):
205  imm[31:0] = Inst[31]*ones[19:0] : Inst[7] : Inst[30:25] : Inst[11:8] : 0

```

```

201     is_imm_valid = 1
202     if format_type[2:0] = 101 (U type):
203         imm[31:0] = Inst[31:12] : zeros[11:0]
204         is_imm_valid = 1
205     if format_type[2:0] = 110 (J type):
206         imm[31:0] = Inst[31]*ones[11:0] : Inst[19:12] : Inst[20] :
207         Inst[30:21] : 0
208         is_imm_valid = 1
209     else:
210         imm[31:0] = dont_care[31:0]
211         is_imm_valid = 0
212     */
213     assign is_imm_valid = (format_type[2:1]==2'b01|format_type[2:1]==2'b10|format_type==3'b110) ? 1'b1 : 1'b0;
214     assign imm = (format_type==3'b010) ? 32'(signed'(in[31:20])) :
215                                         : // I
216                                         ((format_type==3'b011) ? 32'(signed'({in[31:25], in
217                                         [11:7]})) : // S
218                                         ((format_type==3'b100) ? 32'(signed'({in[31], in[7], in
219                                         [30:25], in[11:8], 1'b0})) : // B
220                                         ((format_type==3'b101) ? {in[31:12], 12'b0}
221                                         : // U
222                                         ((format_type==3'b110) ? 32'(signed'({in[31], in
223                                         [19:12], in[20], in[30:21], 1'b0})) : // J
224                                         32'bxxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx));
225 endmodule
226
227 module registers_files(
228     input clk,                      // clock del sistema
229     input [4:0] rs1_add,             // direccion reg source 1
230     input [4:0] rs2_add,             // direccion reg source 2
231     input [4:0] rs3_add,             // direccion reg source 3
232     input [4:0] wb_add,              // direccion reg para wb
233     input [31:0] wb_data,            // data para wb
234     input write_reg,                // pin que indica si realizar wb
235     input is_wb_data_fp,             // indica si el reg de wb es fp o no
236     input is_rs1_fp,                 // indica si el reg source 1 es fp o no
237     input is_rs2_fp,                 // indica si el reg source 2 es fp o no
238     input is_storeConditional_WB,    // indica si el acceso a reg es un sc
239     .when wb
240     input is_loadReserved_WB,        // indica si el acceso a reg es un lr
241     .when wb
242     input isAMO_wb,                  // indica si el acceso a reg es AMO en wb
243     input [4:0] funct_5_wb,           // funct 5 wb
244     input [31:0] wb_rs1,              // data rs1 wb
245     input [31:0] wb_rs2,              // data rs2 wb
246     output [31:0] rs1,                // data de reg source 1
247     output [31:0] rs2,                // data de reg source 2
248     output [31:0] rs3,                // data de reg source 3
249     output store_conditions_out

```

```

242 );
243 reg [31:0] int_registers [31:0];
244 reg [31:0] fp_registers [31:0];
245 reg [31:0] atomic_register_lr;           // Registro para guardar el
246 ultimo valor de memoria reservado
247 reg [31:0] atomic_addr_lr;               // registro del ultimo
248 address de memoria reservado

249
250
251 initial for (int i=0; i<32; i++) begin
252     if(i == 2) {int_registers[i], fp_registers[i]} = {32'h2FFC
253 , 32'b0}; // sp
254     else if(i == 3) {int_registers[i], fp_registers[i]} = {32'h1800
255 , 32'b0}; // gp
256     else if(i == 32) {int_registers[i], fp_registers[i],
257 atomic_register_lr, atomic_addr_lr} = '0;
258     else {int_registers[i], fp_registers[i]} = '0;
259 end

260
261
262 assign store_conditions= (is_storeConditional_WB & atomic_addr_lr ==
263 wb_rs1 & atomic_register_lr==wb_data)? 1'b1 : 1'b0; // ComentarioAtomic

264
265 assign store_conditions_out = (store_conditions | isAMO_wb);
266
267 assign rs1 = is_rs1_fp ? fp_registers[rs1_add] : (
268 store_conditions_out? wb_rs1 : int_registers[rs1_add]);
269 //ComentarioAtomic

270
271 assign rs2 = is_rs2_fp ? fp_registers[rs2_add] :
272 ((store_conditions | (isAMO_wb & funt_5_wb[0] == 1'b1))
273 ? wb_rs2 :
274 ((isAMO_wb & funt_5_wb == 5'b00000) ? wb_rs2 +
275 wb_data :
276 ((isAMO_wb & funt_5_wb[4:2] == 3'b001) ? wb_rs2 ^
277 wb_data :
278 ((isAMO_wb & funt_5_wb[4:2] == 3'b011) ? wb_rs2 &
279 wb_data :
280 ((isAMO_wb & funt_5_wb[4:2] == 3'b010) ? wb_rs2 |
281 wb_data :
282 ((isAMO_wb & funt_5_wb[4:2] == 3'b100) ? ((signed'(wb_rs2) <signed'(wb_data)) ? wb_rs2: wb_data):
283 ((isAMO_wb & funt_5_wb[4:2] == 3'b101) ? ((signed'(wb_rs2) <signed'(wb_data)) ? wb_data: wb_rs2):
284 ((isAMO_wb & funt_5_wb[4:2] == 3'b110) ? ((unsigned'(wb_rs2) <unsigned'(wb_data)) ? wb_rs2: wb_data) :

```



```
313     assign is_AMO      = (isAtomic_w & funct5[1] == 1'b0) ? 1'b1: 1'  
314     b0;  
314     assign is_loadReserved = ((isAtomic_w)&(funct5[1:0] ==2'b10)  
315     )? 1'b1 : 1'b0;  
315     assign is_storeConditional = ((isAtomic_w)&(funct5[1:0] ==2'b11)  
316     )? 1'b1 : 1'b0;  
316     assign is_Atomic      = isAtomic_w;  
317  
318 endmodule
```

Anexo D

Archivo *TOP (SoC)* modificado para incorporar las instrucciones atómicas en el Soc.

```
1  /*
2   autor: Gianluca Vincenzo D' Agostino Matute
3   Santiago de Chile , Septiembre 2021
4  */
5  'timescale 1ns / 1ps
6 // set_param pwropt.maxFaninFanoutToNetRatio 1000
7 module TOP(
8     input clk , rst_asin , start_asin , resume_asin , // rst , start , resume
9      deben ser pulsadores (OJO, en todo el resto del diseño start se
10     comporta de otra forma)
11     input [15:0] in ,
12     output [5:0] color_leds ,
13     output [15:0] leds , display
14 );
15     typedef enum {
16         waiting_state ,
17         final_state_error_prog , final_state_error_data , start_cpu_state
18     ,
19         ebreak_state , ecall_state , ecall_default_state ,
20         ecall_print_integer_state , ecall_print_fp_state ,
21         ecall_get_integer_state_1 , ecall_get_integer_state_2 ,
22         ecall_get_integer_state_3 ,
23         ecall_get_fp_state_1 , ecall_get_fp_state_2 ,
24         ecall_get_fp_state_3 ,
25         final_state
26     } state_type;
27     state_type actual_state , next_state;
28     reg rst_PC , set_PC , set_first_input_half , set_second_input_half ,
29      start_to_cpu , sel_info_out , enable_info_out ,
30      acces_to_registers_files , is_fp , do_wb_fromEEI , rst_riscv ;
31     reg [3:0] info_state;
32     reg [1:0] input_indicator;
33     /*
34      input_indicator =
35          00 o 11 – no input indicator
36          01 – first half indicator
37          10 – second half indicator
38      exit_status[1:0] =
39          00 -> ecall      (se lee registro x17 y seg n eso se toma
decisión)
40          11 -> ebreak    (pausa ejecución)
41          01 -> program out of range
42          10 -> memory out of range
43
44 */


```

```

39      wire ready , prog_ready_toEEI , prog_out_of_range_toEEI ,
40      data_ready_toEEI , data_out_of_range_toEEI , rst , start , resume ;
41      wire [1:0] exit_status ;
42      wire [15:0] second_input_half , first_input_half ;
43      wire [31:0] prog_out_toEEI , data_out_toEEI , rs1_toEEI , rs2_toEEI ,
44      PC , PC_reg , info_out , input_from_user ;
45      assign info_out = enable_info_out ? (sel_info_out ? rs2_toEEI :
46      PC_reg) : 32'b0 ;
47      assign input_from_user = {second_input_half , first_input_half} ;
48      assign leds = (input_indicator[1]^input_indicator[0]) ? in : 16'b0 ;
49      // color_leds_decoder
50      assign color_leds = (input_indicator==2'b01 & info_state==4'h8) ?
51      6'b000_101 : // get integer (PURPLE)
52          ((input_indicator==2'b10 & info_state==4'h8) ?
53      6'b101_000 : // get integer (PURPLE)
54          ((input_indicator==2'b01 & info_state==4'h9) ?
55      6'b000_110 : // get fp (YELLOW)
56          ((input_indicator==2'b10 & info_state==4'h9) ?
57      6'b110_000 : // get fp (YELLOW)
58              ((info_state==4'h0) ? 6'b001_001 : // A -> —B
59              |—B = BLUE — waiting state
60                  ((info_state==4'h2) ? 6'b011_011 : // B -> —GB|—
61              GB = CYAN — cpu working
62                  ((info_state==4'h3) ? 6'b111_111 : // C -> RGB|
63              RGB = WHITE — ebreak
64                  ((info_state==4'h4) ? 6'b100_001 : // D -> R
65                  —|—B = RED/BLUE — prog error
66                      ((info_state==4'h5) ? 6'b001_100 : // E -> —B|R
67                  — = BLUE/RED — data error
68                      ((info_state==4'h6) ? 6'b101_101 : // F -> R-B|R
69                  —B = PURPLE — print integer
70                      ((info_state==4'h7) ? 6'b110_110 : // G -> RG|—
71              RG = YELLOW — print fp
72                  ((info_state==4'h8) ? 6'b000_000 : // H ->
73                  —|— = NO COLOR — get integer
74                      ((info_state==4'h9) ? 6'b000_000 : // I ->
75                  —|— = NO COLOR — get fp
76                      ((info_state==4'hA) ? 6'b010_010 : // J -> —G|—
77              G = GREEN — final state
78                  ((info_state==4'hB) ? 6'b100_100 : // K -> R—|R
79                  — = RED — ecall default
80                      6'b000_000)))))))))))))); //rgb_rgb
81      // FSM controller
82      always_ff @(posedge(clk)) actual_state <= rst ? waiting_state :
83      next_state ;
84      always_comb
85          case (actual_state)
86              default: begin
87                  {input_indicator , info_state} = 6'
88                  b00_0000 ; // A

```

```

69          {set_first_input_half , set_second_input_half}      = 2'
70          b00;
71          {sel_info_out , enable_info_out}                      = 2'
72          b00;
73          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
74          b000;
75          {rst_riscv , start_to_cpu , set_PC , rst_PC}        = 4'
76          b00_00;
77          next_state = actual_state;
78      end
79      waiting_state: begin
80          {input_indicator , info_state}                      = 6'
81          b00_0000; // A
82          {set_first_input_half , set_second_input_half}      = 2'
83          b00;
84          {sel_info_out , enable_info_out}                      = 2'
85          b00;
86          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
87          b000;
88          {rst_riscv , start_to_cpu , set_PC , rst_PC}        = 4'
89          b10_01;
90          next_state = start ? start_cpu_state : waiting_state;
91      end
92      start_cpu_state: begin
93          {input_indicator , info_state}                      = 6'
94          b00_0010; // B
95          {set_first_input_half , set_second_input_half}      = 2'
96          b00;
97          {sel_info_out , enable_info_out}                      = 2'
98          b00;
99          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
100         b000;
101         {rst_riscv , start_to_cpu , rst_PC} = 3'b01_0; set_PC =
102             ready;
103         next_state = ready ? ((exit_status == 2'b11) ?
104             ebreak_state :
105                 (((exit_status == 2'b01) ?
106                     final_state_error_prog :
107                         (((exit_status == 2'b10) ?
108                             final_state_error_data :
109                                 ecall_state))) : start_cpu_state);
110     end
111     ebreak_state: begin
112         {input_indicator , info_state}                      = 6'
113         b00_0011; // C
114         {set_first_input_half , set_second_input_half}      = 2'
115         b00;
116         {sel_info_out , enable_info_out}                      = 2'
117         b01;

```

```

98          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
99          b000;
100         {rst_riscv , start_to_cpu , set_PC , rst_PC}      = {
101             resume , 3'b0_00};
102         next_state = resume ? start_cpu_state : ebreak_state;
103     end
104     final_state_error_prog: begin
105         {input_indicator , info_state}                      = 6'
106         b00_0100; // D
107         {set_first_input_half , set_second_input_half}    = 2'
108         b00;
109         {sel_info_out , enable_info_out}                  = 2'
110         b01;
111         {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
112         b000;
113         {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
114         b00_00;
115         next_state = resume ? waiting_state :
116         final_state_error_prog;
117     end
118     final_state_error_data: begin
119         {input_indicator , info_state}                      = 6'
120         b00_0101; // E
121         {set_first_input_half , set_second_input_half}    = 2'
122         b00;
123         {sel_info_out , enable_info_out}                  = 2'
124         b01;
125         {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
126         b000;
127         {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
128         b00_00;
129         next_state = resume ? waiting_state :
130         final_state_error_data;
131     end
132     ecall_print_integer_state: begin
133         {input_indicator , info_state}                      = 6'
134         b00_0110; // F
135         {set_first_input_half , set_second_input_half}    = 2'
136         b00;
137         {sel_info_out , enable_info_out}                  = 2'
138         b11;
139         {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
140         b100;
141         {rst_riscv , start_to_cpu , set_PC , rst_PC}      = {
142             resume , 3'b0_00};
143         next_state = resume ? start_cpu_state :
144         ecall_print_integer_state;
145     end
146     ecall_print_fp_state: begin

```

```

127          {input_indicator , info_state} = 6'
128      b00_0111; // G
129          {set_first_input_half , set_second_input_half} = 2'
130      b00;
131          {sel_info_out , enable_info_out} = 2'
132      b11;
133          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
134      b110;
135          {rst_riscv , start_to_cpu , set_PC , rst_PC} = {
136      resume , 3'b0_00};
137          next_state = resume ? start_cpu_state :
138      ecall_print_fp_state;
139          end
140      ecall_get_integer_state_1: begin
141          {input_indicator , info_state} = 6'
142      b01_1000; // H
143          {set_first_input_half , set_second_input_half} = 2'
144      b10;
145          {sel_info_out , enable_info_out} = 2'
146      b00;
147          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
148      b100;
149          {rst_riscv , start_to_cpu , set_PC , rst_PC} = 4'
150      b00_00;
151          next_state = start ? ecall_get_integer_state_2 :
152      ecall_get_integer_state_1;
153          end
154      ecall_get_integer_state_2: begin
155          {input_indicator , info_state} = 6'
156      b10_1000; // H
157          {set_first_input_half , set_second_input_half} = 2'
158      b01;
159          {sel_info_out , enable_info_out} = 2'
160      b00;
161          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
162      b100;
163          {rst_riscv , start_to_cpu , set_PC , rst_PC} = 4'
164      b00_00;
165          next_state = resume ? ecall_get_integer_state_3 :
166      ecall_get_integer_state_2;
167          end
168      ecall_get_integer_state_3: begin
169          {input_indicator , info_state} = 6'
170      b00_1000; // H
171          {set_first_input_half , set_second_input_half} = 2'
172      b00;
173          {sel_info_out , enable_info_out} = 2'
174      b00;
175          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
176      b101;

```

```

155                 {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
156         b10_00;
157             next_state = start_cpu_state;
158         end
159         ecall_get_fp_state_1: begin
160             {input_indicator , info_state}                      = 6'
161         b01_1001; // I
162             {set_first_input_half , set_second_input_half}    = 2'
163         b10;
164             {sel_info_out , enable_info_out}                  = 2'
165         b00;
166             {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
167         b110;
168             {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
169         b00_00;
170             next_state = start ? ecall_get_fp_state_2 :
171             ecall_get_fp_state_1;
172         end
173         ecall_get_fp_state_2: begin
174             {input_indicator , info_state}                      = 6'
175         b10_1001; // I
176             {set_first_input_half , set_second_input_half}    = 2'
177         b01;
178             {sel_info_out , enable_info_out}                  = 2'
179         b00;
180             {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
181         b110;
182             {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
183         b00_00;
184             next_state = resume ? ecall_get_fp_state_3 :
185             ecall_get_fp_state_2;
186         end
187         ecall_get_fp_state_3: begin
188             {input_indicator , info_state}                      = 6'
189         b00_1001; // I
190             {set_first_input_half , set_second_input_half}    = 2'
191         b00;
192             {sel_info_out , enable_info_out}                  = 2'
193         b00;
194             {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
195         b111;
196             {rst_riscv , start_to_cpu , set_PC , rst_PC}      = 4'
197         b10_00;
198             next_state = start_cpu_state;
199         end
200         final_state: begin
201             {input_indicator , info_state}                      = 6'
202         b00_1010; // J
203             {set_first_input_half , set_second_input_half}    = 2'
204         b00;

```

```

185          {sel_info_out , enable_info_out} = 2'
186          b01;
187          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
188          b000;
189          {rst_riscv , start_to_cpu , set_PC , rst_PC} = 4'
190          b00_00;
191          next_state = resume ? waiting_state : final_state;
192          end
193          ecall_state: begin
194          {input_indicator , info_state} = 6'
195          b00_1011; // K
196          {set_first_input_half , set_second_input_half} = 2'
197          b00;
198          {sel_info_out , enable_info_out} = 2'
199          b00;
200          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
201          b100;
202          {rst_riscv , start_to_cpu , set_PC , rst_PC} = 4'
203          b00_00;
204          next_state = (rs1_toEEI==31'b01010) ? final_state :
205                      ((rs1_toEEI==31'b00001) ?
206                      ecall_print_integer_state :
207                      ((rs1_toEEI==31'b00010) ?
208                      ecall_print_fp_state :
209                      ((rs1_toEEI==31'b00101) ?
210                      ecall_get_integer_state_1 :
211                      ((rs1_toEEI==31'b00110) ?
212                      ecall_get_fp_state_1 :
213                      ecall_default_state)) );
214          end
215          ecall_default_state: begin
216          {input_indicator , info_state} = 6'
217          b00_1011; // K
218          {set_first_input_half , set_second_input_half} = 2'
219          b00;
220          {sel_info_out , enable_info_out} = 2'
221          b01;
222          {acces_to_registers_files , is_fp , do_wb_fromEEI} = 3'
223          b000;
224          {rst_riscv , start_to_cpu , set_PC , rst_PC} = {
225          resume , 3'b0_00};
226          next_state = resume ? start_cpu_state :
227          ecall_default_state;
228          end
229          endcase
230          //riscv32imf_singlecycle
231          riscv32imf_pipeline
232          riscv32imf(
233          // inputs

```

```

216     .clk(clk), .rst(rst | rst_riscv), .start(start_to_cpu),
217     acces_to_registers_files(acces_to_registers_files),
218     .is_wb_data_fp_fromEEI(is_fp), .do_wb_fromEEI(do_wb_fromEEI),
219     .is_rs1_fp_fromEEI(1'b0), .is_rs2_fp_fromEEI(is_fp),
220     .acces_to_prog_mem(1'b0), .prog_rw_fromEEI(1'b0),
221     .prog_valid_mem_fromEEI(1'b0), .prog_is_load_unsigned_fromEEI
222     (1'b0),
223     .acces_to_data_mem(1'b0), .data_rw_fromEEI(1'b0),
224     .data_valid_mem_fromEEI(1'b0), .data_is_load_unsigned_fromEEI
225     (1'b0),
226     .initial_PC(PC_reg),
227     .prog_addr_fromEEI(32'b0), .prog_in_fromEEI(32'b0),
228     .data_addr_fromEEI(32'b0), .data_in_fromEEI(32'b0),
229     .wb_data_fromEEI(input_from_user),
230     .prog_byte_half_word_fromEEI(2'b00),
231     .data_byte_half_word_fromEEI(2'b00),
232     .rs1_add_fromEEI(5'b10001), .rs2_add_fromEEI(5'b01010),
233     wb_add_fromEEI(5'b01010),
234     // outputs
235     .ready(ready),
236     .prog_ready_toEEI(prog_ready_toEEI), .prog_out_of_range_toEEI(
237     prog_out_of_range_toEEI),
238     .data_ready_toEEI(data_ready_toEEI), .data_out_of_range_toEEI(
239     data_out_of_range_toEEI),
240     .exit_status(exit_status),
241     .prog_out_toEEI(prog_out_toEEI), .data_out_toEEI(data_out_toEEI)
242     ), .rs1_toEEI(rs1_toEEI), .rs2_toEEI(rs2_toEEI), .PC(PC)
243   );
244   generic_register #(width(32)) PC_in_reg(
245     .clk(clk), .reset(rst_PC), .load(set_PC), .data_in(PC+32'b100),
246     .data_out(PC_reg)
247   );
248   generic_register #(width(16)) first_input_half_reg(
249     .clk(clk), .reset(1'b0), .load(set_first_input_half), .data_in(
250     in),
251     .data_out(first_input_half)
252   );
253   generic_register #(width(16)) second_input_half_reg(
254     .clk(clk), .reset(1'b0), .load(set_second_input_half), .data_in(
255     in),
256     .data_out(second_input_half)
257   );
258   debounce rst_debounce (.clk(clk), .signal_in(~rst_asin), .
259   signal_out(rst));
260   debounce start_debounce (.clk(clk), .signal_in(start_asin), .
261   signal_out(start));
262   debounce resume_debounce (.clk(clk), .signal_in(resume_asin), .
263   signal_out(resume));
264   full_display full_display_unit(

```

```

252     .clk(clk), .enable( (input_indicator[1]^input_indicator[0]) |  

253     enable_info_out ),  

254     .show_options(input_indicator), .in( (input_indicator[1]^  

255     input_indicator[0]) ? {in, in} : info_out ),  

256     .out(display)  

257   );  

258 endmodule  

259  

260 module generic_register #(parameter width=32)(  

261   input clk, reset, load,  

262   input [width-1:0] data_in,  

263   output reg [width-1:0] data_out  

264 );
265   always_ff @(negedge clk) data_out <= load ? data_in : (reset ? 0 :
266   data_out);
267 endmodule  

268  

269 module debounce(input clk, signal_in, output reg signal_out);  

270   typedef enum {  

271     waiting_state, counter_state, hold_state, response_state  

272   } state_type;  

273   state_type actual_state, next_state;  

274   reg signal_in_sync, start_counter, counter_ready;  

275   reg [15:0] counter;  

276   always_ff @(posedge clk) {signal_in_sync, actual_state} <= {  

277     signal_in, next_state}; // Se al de entrada sincronizada y  

278     actualizaci n de estado  

279   always_ff @(posedge clk) // debounce counter  

280     if(start_counter) {counter, counter_ready} <= {counter + 16'b1,  

281     (counter == 16'hFFFF) ? 1'b1 : 1'b0};  

282     else {counter, counter_ready} <= 17'b0;  

283   always_comb // FSM controller  

284     case (actual_state)  

285       default: begin  

286         {start_counter, signal_out} = 2'b00;  

287         next_state = actual_state;  

288       end  

289       waiting_state: begin  

290         {start_counter, signal_out} = 2'b00;  

291         next_state = signal_in_sync ? counter_state :  

292         waiting_state;  

293       end  

294       counter_state: begin  

295         {start_counter, signal_out} = 2'b10;  

296         next_state = signal_in_sync ? (counter_ready ?  

297         hold_state : counter_state) : waiting_state;  

298       end  

299       hold_state: begin  

300         {start_counter, signal_out} = 2'b00;

```

```

293             next_state = signal_in_sync ? hold_state :
294             response_state;
295         end
296         response_state: begin
297             {start_counter, signal_out} = 2'b01;
298             next_state = waiting_state;
299         end
300     endcase
301 endmodule
302
302 module full_display(
303     input clk, enable,
304     input [1:0] show_options,
305     input [31:0] in,
306     output [15:0] out // enable7, enable6, enable5, enable4, enable3,
307     enable2, enable1, enable0, CA, CB, CC, CD, CE, CF, CG, DP
308 );
309 /*
310     show_options =
311         00 o 11 -> full: 8 bytes
312         01      -> half: first 4 bytes
313         10      -> half: last 4 bytes
314 */
315 reg [2:0] select;
316 reg [15:0] counter;
317 wire show_first_half, show_last_half;
318 wire [7:0] character0, character1, character2, character3,
character4, character5, character6, character7;
319 assign {show_first_half, show_last_half} = {(show_options==2'b10) ?
1'b0 : 1'b1, (show_options==2'b01) ? 1'b0 : 1'b1};
320 assign out = enable ?
321     ((select==3'h0) ? {show_first_half ? 8'b11111110 : 8'
hFF, character0} :
322         ((select==3'h1) ? {show_first_half ? 8'b11111101 : 8'
hFF, character1} :
323             ((select==3'h2) ? {show_first_half ? 8'b11111011 : 8'
hFF, character2} :
324                 ((select==3'h3) ? {show_first_half ? 8'b11110111 : 8'
hFF, character3} :
325                     ((select==3'h4) ? {show_last_half ? 8'b11101111 : 8'
hFF, character4} :
326                         ((select==3'h5) ? {show_last_half ? 8'b11011111 : 8'
hFF, character5} :
327                             ((select==3'h6) ? {show_last_half ? 8'b10111111 : 8'
hFF, character6} :
328                                 ((select==3'h7) ? {show_last_half ? 8'b01111111 : 8'
hFF, character7} :
329                                     16'hFFFF)))))) : 16'hFFFF;
330     always_ff @(posedge clk)
331         if(enable) begin

```

```

331         if (counter==16'hFFFF) { select , counter} = { unsigned '(
332             select)+3'b1 , 16'b0 };
333         else { select , counter} = { select , unsigned '( counter)+16'b1
334             };
335         end
336         else { select , counter} = 0;
337         display_character display_character_unit0(
338             .in(in[ 3: 0]), .out(character0) // CA, CB, CC, CD, CE, CF, CG,
339             DP
340             );
341         display_character display_character_unit1(
342             .in(in[ 7: 4]), .out(character1) // CA, CB, CC, CD, CE, CF, CG,
343             DP
344             );
345         display_character display_character_unit2(
346             .in(in[11: 8]), .out(character2) // CA, CB, CC, CD, CE, CF, CG,
347             DP
348             );
349         display_character display_character_unit3(
350             .in(in[15:12]), .out(character3) // CA, CB, CC, CD, CE, CF, CG,
351             DP
352             );
353         display_character display_character_unit4(
354             .in(in[19:16]), .out(character4) // CA, CB, CC, CD, CE, CF, CG,
355             DP
356             );
357         display_character display_character_unit5(
358             .in(in[23:20]), .out(character5) // CA, CB, CC, CD, CE, CF, CG,
359             DP
360             );
361         display_character display_character_unit6(
362             .in(in[27:24]), .out(character6) // CA, CB, CC, CD, CE, CF, CG,
363             DP
364             );
365         display_character display_character_unit7(
366             .in(in[31:28]), .out(character7) // CA, CB, CC, CD, CE, CF, CG,
367             DP
368             );
369     endmodule
370
371 module display_character(
372     input [3:0] in ,
373     output [7:0] out // CA, CB, CC, CD, CE, CF, CG, DP
374 ); // Dot On (0 1 gico) => letra | Dot Off (1 1 gico) => n mero
375 assign out = (in==4'h0) ? 8'b00000011 : // 0
376     ((in==4'h1) ? 8'b10011111 : // 1
377      ((in==4'h2) ? 8'b00100101 : // 2
378      ((in==4'h3) ? 8'b00001101 : // 3
379      ((in==4'h4) ? 8'b10011001 : // 4
380      ((in==4'h5) ? 8'b01001001 : // 5

```

```
371      ((in==4'h6) ? 8'b01000001 : // 6
372      ((in==4'h7) ? 8'b00011111 : // 7
373      ((in==4'h8) ? 8'b00000001 : // 8
374      ((in==4'h9) ? 8'b00001001 : // 9
375      ((in==4'hA) ? 8'b00010000 : // A
376      ((in==4'hB) ? 8'b11000000 : // B
377      ((in==4'hC) ? 8'b01100010 : // C
378      ((in==4'hD) ? 8'b10000100 : // D
379      ((in==4'hE) ? 8'b01100000 : // E
380      ((in==4'hF) ? 8'b01110000 : // F
381      7'b1111111)))))))))); // default
382 endmodule
```

Anexo D

Código *Test Bench* para la verificación del SoC.

```
1  /*
2   autor: Gianluca Vincenzo D' Agostino Matute
3   Santiago de Chile , Septiembre 2021
4
5   para: testing_code_imf.s
6  */
7  'timescale 1ns / 1ps
8
9 module tb_riscv32imf_top;
10    reg clk , rst , start , acces_to_registers_files ,
11    is_wb_data_fp_fromEEI , do_wb_fromEEI , is_rs1_fp_fromEEI ,
12    is_rs2_fp_fromEEI ;
13    reg acces_to_prog_mem , prog_rw_fromEEI , prog_valid_mem_fromEEI ,
14    prog_is_load_unsigned_fromEEI ;
15    reg acces_to_data_mem , data_rw_fromEEI , data_valid_mem_fromEEI ,
16    data_is_load_unsigned_fromEEI ;
17    reg [31:0] initial_PC , prog_addr_fromEEI , prog_in_fromEEI ,
18    data_addr_fromEEI , data_in_fromEEI , wb_data_fromEEI ;
19    reg [1:0] prog_byte_half_word_fromEEI , data_byte_half_word_fromEEI ;
20    reg [4:0] rs1_add_fromEEI , rs2_add_fromEEI , wb_add_fromEEI ;
21    wire ready , prog_ready_toEEI , prog_out_of_range_toEEI ,
22    data_ready_toEEI , data_out_of_range_toEEI ;
23    wire [1:0] exit_status ;
24    wire [31:0] prog_out_toEEI , data_out_toEEI , rs1_toEEI , rs2_toEEI ,
25    PC;
26    //riscv32imf_singlecycle
27    riscv32imf_pipeline
28    riscv32imf(
29      // inputs
30      .clk(clk) , .rst(rst) , .start(start) , .acces_to_registers_files(
acces_to_registers_files) ,
31      .is_wb_data_fp_fromEEI(is_wb_data_fp_fromEEI) , .do_wb_fromEEI(
do_wb_fromEEI) ,
32      .is_rs1_fp_fromEEI(is_rs1_fp_fromEEI) , .is_rs2_fp_fromEEI(
is_rs2_fp_fromEEI) ,
33      .acces_to_prog_mem(acces_to_prog_mem) , .prog_rw_fromEEI(
prog_rw_fromEEI) ,
34      .prog_valid_mem_fromEEI(prog_valid_mem_fromEEI) , .
35      prog_is_load_unsigned_fromEEI(prog_is_load_unsigned_fromEEI) ,
36      .acces_to_data_mem(acces_to_data_mem) , .data_rw_fromEEI(
data_rw_fromEEI) ,
37      .data_valid_mem_fromEEI(data_valid_mem_fromEEI) , .
38      data_is_load_unsigned_fromEEI(data_is_load_unsigned_fromEEI) ,
39      .initial_PC(initial_PC) ,
```

```

31      .prog_addr_fromEEI(prog_addr_fromEEI), .prog_in_fromEEI(
32          prog_in_fromEEI),
33          .data_addr_fromEEI(data_addr_fromEEI), .data_in_fromEEI(
34              data_in_fromEEI), .wb_data_fromEEI(wb_data_fromEEI),
35              .prog_byte_half_word_fromEEI(prog_byte_half_word_fromEEI), .
36      data_byte_half_word_fromEEI(data_byte_half_word_fromEEI),
37      .rs1_add_fromEEI(rs1_add_fromEEI), .rs2_add_fromEEI(
38          rs2_add_fromEEI), .wb_add_fromEEI(wb_add_fromEEI),
39          // outputs
40          .ready(ready),
41          .prog_ready_toEEI(prog_ready_toEEI), .prog_out_of_range_toEEI(
42              prog_out_of_range_toEEI),
43              .data_ready_toEEI(data_ready_toEEI), .data_out_of_range_toEEI(
44                  data_out_of_range_toEEI),
45                  .exit_status(exit_status),
46                  .prog_out_toEEI(prog_out_toEEI), .data_out_toEEI(data_out_toEEI)
47          ), .rs1_toEEI(rs1_toEEI), .rs2_toEEI(rs2_toEEI), .PC(PC)
48      );
49      always #5 clk = ~clk;
50      initial begin
51          int prog_out_file, data_out_file, registers_file;
52          string buff_str;
53          {clk, rst, start, acces_to_registers_files,
54          is_wb_data_fp_fromEEI, do_wb_fromEEI, is_rs1_fp_fromEEI,
55          is_rs2_fp_fromEEI,
56          acces_to_prog_mem, prog_rw_fromEEI, prog_valid_mem_fromEEI,
57          prog_is_load_unsigned_fromEEI,
58          acces_to_data_mem, data_rw_fromEEI, data_valid_mem_fromEEI,
59          data_is_load_unsigned_fromEEI,
60          initial_PC, prog_addr_fromEEI, prog_in_fromEEI,
61          data_addr_fromEEI, data_in_fromEEI, wb_data_fromEEI,
62          prog_byte_half_word_fromEEI, data_byte_half_word_fromEEI,
63          rs1_add_fromEEI, rs2_add_fromEEI, wb_add_fromEEI} = 0;
64          $display("\nBEGIN\n");
65          prog_out_file = $fopen("prog_out.mem", "w");
66          data_out_file = $fopen("data_out.mem", "w");
67          registers_file = $fopen("registers.mem", "w");
68          if (prog_out_file) $display("prog_out.mem - OK: %0d",
69          prog_out_file); else $display("prog_out.mem - FAILED: %0d",
70          prog_out_file);
71          if (data_out_file) $display("data_out.mem - OK: %0d",
72          data_out_file); else $display("data_out.mem - FAILED: %0d",
73          data_out_file);
74          if (registers_file) $display("registers.mem - OK: %0d",
75          registers_file); else $display("registers.mem - FAILED: %0d",
76          registers_file);
77          $display("\n");
78          // Se ejecuta el programa
79          #10 start = 1; while(~ready) #10;
80          $display("\nexit_status: %b\n", exit_status);

```

```

62      $display ("\nPC: %h\n", PC+32'b100);
63      #10 start = 0;
64      // Se guarda el estado de la memoria de programa
65      acces_to_prog_mem = 1'b1;
66      while(1) begin
67          #10;
68          prog_valid_mem_fromEEI = 1'b1;
69          while(~prog_ready_toEEI & ~prog_out_of_range_toEEI) #10;
70          if(prog_out_of_range_toEEI == 1) break;
71          $fwriteh(prog_out_file, prog_addr_fromEEI); $fwrite(
72          prog_out_file, ": ");
73          $fwriteh(prog_out_file, prog_out_toEEI); $fwrite(
73          prog_out_file, "\n");
74          #10;
75          prog_valid_mem_fromEEI = 1'b0;
76          prog_addr_fromEEI += 4;
77      end
78      {prog_addr_fromEEI, acces_to_prog_mem, prog_valid_mem_fromEEI}
79      = 0;
80      // Se guarda el estado de la memoria de datos
81      acces_to_data_mem = 1'b1;
82      while(1) begin
83          #10;
84          data_valid_mem_fromEEI = 1'b1;
85          while(~data_ready_toEEI & ~data_out_of_range_toEEI) #10;
86          if(data_out_of_range_toEEI == 1) break;
87          $fwriteh(data_out_file, data_addr_fromEEI); $fwrite(
88          data_out_file, ": ");
89          $fwriteh(data_out_file, data_out_toEEI); $fwrite(
90          data_out_file, "\n");
91          #10;
92          data_valid_mem_fromEEI = 1'b0;
93          data_addr_fromEEI += 4;
94      end
95      {data_addr_fromEEI, acces_to_data_mem, data_valid_mem_fromEEI}
96      = 0;
97      // se guarda el estado del register files
98      acces_to_registers_files = 1'b1;
99      $fwrite(registers_file, "integer_regs\n");
100     {is_rs1_fp_fromEEI, is_rs2_fp_fromEEI} = 2'b00;
101     {rs1_add_fromEEI, rs2_add_fromEEI} = 10'b00000_00001;
102     for(int i = 0; i < 16; i++) begin
103         #10;
104         $fwriteh(registers_file, rs1_add_fromEEI); $fwrite(
105         registers_file, ": ");
106         $fwriteh(registers_file, rs1_toEEI); $fwrite(registers_file
107         , "\n");
108         $fwriteh(registers_file, rs2_add_fromEEI); $fwrite(
109         registers_file, ": ");

```

```

102      $fwriteh( registers_file , rs2_toEEI); $fwrite( registers_file
103      , "\n");
104      #10;
105      rs1_add_fromEEI += 5'b10;
106      rs2_add_fromEEI += 5'b10;
107      #10;
108      end
109      $fwrite( registers_file , "fp_regs\n");
110      {is_rs1_fp_fromEEI , is_rs2_fp_fromEEI} = 2'b11;
111      {rs1_add_fromEEI , rs2_add_fromEEI} = 10'b00000_00001;
112      for( int i = 0; i < 16; i++) begin
113          #10;
114          $fwriteh( registers_file , rs1_add_fromEEI); $fwrite(
115          registers_file , ":" );
116          $fwriteh( registers_file , rs1_toEEI); $fwrite( registers_file
117          , "\n");
118          $fwriteh( registers_file , rs2_add_fromEEI); $fwrite(
119          registers_file , ":" );
120          $fwriteh( registers_file , rs2_toEEI); $fwrite( registers_file
121          , "\n");
122          #10;
123          rs1_add_fromEEI += 5'b10;
124          rs2_add_fromEEI += 5'b10;
125          #10;
126      end
127  endmodule

```

Anexo E

Código con funciones LR y SC y reserva valida, para la verificación del SoC.

```
1 addi    a1 , x0 , 1      # a1=1
2 addi    a2 , x0 , 4      # a2=4
3 sw      a1 , 0(a2)      # se guarda en el espacio de memoria 4 el valor
   1 (M[a2]=a1)
4
5 lr.w    a0 , a2          #se carga el valor del espacio de memoria 4 en
   a0, tambi n se reserva ese espacio
6 sc.w    a0 , a2 , a2      #si el espacio sigue reservado, se guarda un 4
   en el espacio de memoria y se carga un 0 en a0
7
8
9 addi x17 , zero , 10     # terminar programa
10 ecall
```

Anexo F

Código con funciones LR y SC y fallo en reserva, para la verificación del SoC.

```
1 #Para probar los 2 errores de SC.W, se debe usar el c digo como est ,
   o descomentar las lineas sw a2 , 0(a2) y
2 #sc.w a0 , a2 , a3. Y comentar la linea sc.w a0 , a3 , a2
3
4 addi    a1 , x0 , 1      # a1=1
5 addi    a2 , x0 , 4      # a2=4
6 addi    a3 , x0 , 5      # a3=5
7 sw      a1 , 0(a2)      # se guarda en el espacio de memoria 4 el valor
   1 (M[a2]=a1)
8
9 lr.w    a0 , a2          #se carga el valor del espacio de memoria 4 en
   a0, tambi n se reserva ese espacio
10
11 #sw    a2 , 0(a2)        # se guarda en el espacio de memoria 4 el valor
   4 (M[a2]=a2)
12 #sc.w  a0 , a2 , a3      #sc erroneo por modificaci n de memoria
13
14 sc.w    a0 , a3 , a2      #sc erroneo modificaci n de direcci n
15
16 addi x17 , zero , 10     # terminar programa
17 ecall
```

Anexo G

Código con funciones AMO para la verificación del SoC.

Prueba AMO

```
1 #Para probar los 2 errores de SC.W, se debe usar el código como est ,  
2 o descomentar las lineas sw a2 , 0(a2) y  
2 #sc.w a0 , a2 , a3 . Y comentar la linea sc.w a0 , a3 , a2  
3  
4 addi    a1 , x0 , 1      # a1=1  
5 addi    a2 , x0 , 4      # a2=4  
6 addi    a3 , x0 , 5      # a3=5  
7 sw      a1 , 0(a2)      # se guarda en el espacio de memoria 4 el valor  
8     1 (M[a2]=a1)  
9  
9 lr.w    a0 , a2          #se carga el valor del espacio de memoria 4 en  
10   a0 , tambi n se reserva ese espacio  
11 #sw      a2 , 0(a2)      # se guarda en el espacio de memoria 4 el valor  
12     4 (M[a2]=a2)  
12 #sc.w    a0 , a2 , a3    #sc erroneo por modificaci n de memoria  
13  
14 sc.w    a0 , a3 , a2    #sc erroneo modificaci n de direcci n  
15  
16 addi x17 , zero , 10    # terminar programa  
17 ecall
```

Anexo H

A continuación se explican los pasos para configurar el SoC en *Vivado* y el procedimiento para compilar y cargar programas en el mismo:

1. Descargar los archivos del *Github* del proyecto.
2. Instalar la librería para la tarjeta *FPGA Nexys A7*. En el repositorio de *Digilent, vivado-boards*, se hallan estas librerías junto con las instrucciones para su instalación en Vivado.
3. Luego, se abre *Vivado 2020.2* y haciendo clic en *Create Project*, en el apartado *Quick Start*, se comienza la creación de un nuevo proyecto. Después de oprimir *Next* en la primera ventana, se selecciona el nombre del proyecto y el directorio del mismo, tal como se aprecia en la figura




Figura 7.1: Configurando el nombre y directorio del nuevo proyecto de *Vivado*.

4. Se presiona *Next* y en la pestaña de tipo de proyecto se elige *RTL Project* y se aprieta en *Next*.
5. La siguiente ventana te permite subir los archivos del SoC. Para esto hay que presionar el botón *Add files*, el cual abrirá la ventana de la figura 7.2. Se deben elegir todos los archivos ubicados en la carpeta *sources* dentro del proyecto. Una vez elegidos todos los archivos, se presiona el botón *Ok*.
6. Al volver a la ventana de selección de archivos, se aprieta el botón *Next*, verificando antes que la única casilla marcada con un *ticket* es *Copy sources into project*. Figura 7.3.




Figura 7.2: : Selección de los archivos a importar cómo código fuente.




Figura 7.3: : Final de la ventana de selección.

7. Se repite el proceso anterior, pero esta vez con el archivo *top_constraints.xdc* que se encuentra en la carpeta *Constraints* del proyecto. Figura 7.4.
8. En la siguiente pestaña, en la parte superior izquierda, se debe cambiar la sección de *Parts* por la sección *Boards*. Una vez dentro, se busca en el listado la Tarjeta a utilizar, es decir, *Nexys-A7 100T*. Figura 7.5
9. Una vez abierto el proyecto, se debe escribir lo siguiente en la *Tlc Console*: *set_param pwropt.maxFaninFanoutToNetRatio 1000*. Además de esto, se debe definir el archivo *TOP.sv* como el archivo principal, para esto se le da un clic derecho, y se elige la opción *Set as Top*.




Figura 7.4: : Final de la ventana de selección *constraints*.




Figura 7.5: : Ventana de selección de tarjeta.

10. Para utilizar el SoC, se debe compilar un código de *assembler* en la memoria del SoC (*text_in.mem*). Para esto se debe ejecutar el archivo *AssemblyDecoderFull.py* con *python 3.10*. El archivo se encuentra en el *Github* del proyecto, en la carpeta *CompiladorAssembler*.

11. Luego el archivo pedirá ingresar el nombre de un archivo, este es el código *assembler* a compilar. El archivo debe estar en la misma carpeta en la que se ubica el archivo *python*. Al ingresar el nombre en la consola, si el archivo se compila, se crearán 4 nuevos archivos, *text_in*, *data_in*, *text_in_formatted* y *data_in_formatted*. En caso contrario saltará un error.
12. Los archivos terminados en *formatted* corresponden al archivo a cargar en las memorias del SoC. Para cargar se copia todos los datos del documento (puede hacerlo con CTRL+A) y se pega en los archivos *data_in.mem*, y *text_in.mem* según corresponda dentro del proyecto de *Vivado*.