Diseño e implementación de un SoC en un FPGA basado en el ISA de RISC-V
Professor Advisor
dc.contributor.advisor
Rivera Serrano, Francisco Javier
Author
dc.contributor.author
D'Agostino Matute, Gianluca Vincenzo
Associate professor
dc.contributor.other
Caba Rutte, Andrés Eduardo
Associate professor
dc.contributor.other
Silva Madrid, Álvaro Armando
Admission date
dc.date.accessioned
2022-03-01T18:28:53Z
Available date
dc.date.available
2022-03-01T18:28:53Z
Publication date
dc.date.issued
2021
Identifier
dc.identifier.uri
https://repositorio.uchile.cl/handle/2250/183965
Abstract
dc.description.abstract
En este trabajo de título se presenta el problema de desarrollo, diseño e implementación de un System on a Chip utilizando el juego de instrucciones libre de RISC-V, el cual se espera que tenga un gran impacto en el desarrollo tecnológico a nivel mundial, al facilitar el diseño de dispositivos digitales a nuevas empresas por no requerir el pago de licencias de uso, ser altamente escalable y de diseño modular. El System on a Chip se implementa en una tarjeta FPGA y dispone del juego de instrucciones base de 32 bits, las extensiones de multiplicación/división y de punto flotante de precisión simple de RISC-V. Además, el diseño obtenido tiene una orientación pedagógica, es decir que, tiene una función ilustrativa para que futuros estudiantes de diseño digital aprendan sobre el diseño e implementación de sistemas/arquitecturas digitales sobre un FPGA. Para el desarrollo, implementación y pruebas se utiliza System Verilog junto al software Vivado y para la etapa de verificación se utiliza RARS, un simulador de RISC-V, y la generación de test benches con números pseudoaleatorios.
es_ES
Lenguage
dc.language.iso
es
es_ES
Publisher
dc.publisher
Universidad de Chile
es_ES
Type of license
dc.rights
Attribution-NonCommercial-NoDerivs 3.0 United States