A distributed predictive secondary control for voltage and frecuency regulation, economic dispatch and imbalance sharing in isolated microgrids
Professor Advisor
dc.contributor.advisor
Sáez Hueichapán, Doris
Professor Advisor
dc.contributor.advisor
Sumner, Mark
Professor Advisor
dc.contributor.advisor
Burgos Mellado, Claudio Danilo
Author
dc.contributor.author
Navas Fonseca, Alex Dario
Associate professor
dc.contributor.other
Sbárbaro Hofer, Daniel
Associate professor
dc.contributor.other
Watson, Alan
Associate professor
dc.contributor.other
Azurdia Meza, César Augusto
Admission date
dc.date.accessioned
2022-10-06T20:52:46Z
Available date
dc.date.available
2022-10-06T20:52:46Z
Publication date
dc.date.issued
2022
Identifier
dc.identifier.uri
https://repositorio.uchile.cl/handle/2250/188466
Abstract
dc.description.abstract
Esta tesis se enfoca en estudiar la aplicación de control predictivo distribuido (DMPC) para el control secundario de microrredes (MGs) ac y microrredes híbridas ac/dc (H-MGs). Se proponen tres estrategias de control que cumplen con la tarea principal del control secundario (restaurar frecuencia y voltaje). Las estrategias propuestas incluyen objetivos complementarios en la formulación según el tipo de MG estudiada. Además, estas estrategias pueden restaurar la frecuencia y el voltaje a valores nominales o dentro de bandas de seguridad. La primera estrategia propuesta considera el despacho óptimo de generadores distribuidos (DGs) en MGs ac balanceadas. La segunda estrategia logra el despacho óptimo de ac DGs, dc DGs y gestiona la transferencia de potencia a través de los interlinking converters (ILCs) basado en un criterio económico en H-MGs. La última estrategia propuesta es capaz de gestionar la distribución de desbalances en MGs ac desbalanceadas. Las principales características de las metodologías propuestas son el desarrollo de formulaciones novedosas con funciones de costo multiobjetivo y modelos de predicción que representan las principales dinámicas de los DGs y los ILCs (en el caso de las H-MGs). Finalmente, se validan los esquemas DMPC propuestos experimentalmente, por hardware-in-the-loop y por simulación bajo escenarios demandantes.
es_ES
Lenguage
dc.language.iso
en
es_ES
Publisher
dc.publisher
Universidad de Chile
es_ES
Type of license
dc.rights
Attribution-NonCommercial-NoDerivs 3.0 United States