Desarrollo de un procesador de dominio específico orientado a la implementación de redes neuronales artificiales mediante instrucciones personalizadas del ISA de RISC-V

Abstract

Este trabajo consta del desarrollo de un procesador de dominio específico orientado a redes neuronales convolucionales, usando instrucciones personalizadas y basado en un procesador de RISC-V, con el fin de reducir el tiempo de ejecución de la red. El trabajo se desarrolló en varias etapas: Primero, un análisis de cada una de las etapas de una red CNN con el fin de comprender mejor los puntos donde se puede optimizar el tiempo de ejecución. Después, se plantean en detalle cada una de las instrucciones nuevas necesarias y se adaptan con el fin de que no interfieran en las instrucciones creadas ya en un procesador de RISC-V. En la siguiente etapa, se crea el circuito necesario para las simulaciones y se programa en el lenguaje de descripción de hardware (HDL) Verilog Finalmente, se realizaron las simulaciones y comparaciones con un procesador de RISC V, para conocer en cuánto tiempo se reduce la operación de la red CNN. Todas las implementaciones se realizaron en el software ACTIVE HDL, de la empresa ALDEC , y las comparaciones se realizaron con las mismas configuraciones para que ambos procesadores estuvieran en igualdad de operación. Los resultados obtenidos en el desarrollo de este trabajo son alentadores ya que se logra reducir el tiempo de operación considerablemente, sobretodo, en las etapas de multiplicación matricial y convolución.