Desarrollo de técnicas de optimización de máquinas de estado finito (FSM) para su implementación basada en un FPGA

Abstract

En el ´ambito de la electr´onica digital, las FSM (Finite State Machine) juegan un papel importante en la implementaci´on de sistemas de control para diferentes tipos de hardware. Este trabajo se centra en t´ecnicas avanzadas de optimizaci´on de estas m´aquinas FSM y su aplicabilidad en dispositivos FPGA (Field-Programmable Gate Array). Se analiza la optimizaci ´on desde tres perspectivas: eficiencia energ´etica, rapidez en la ejecuci´on de los algoritmos y optimizaci´on de recursos de hardware. El objetivo principal de esta memoria de t´ıtulo es desarrollar estas t´ecnicas de optimizaci ´on de m´aquinas FSM, y finalmente, implementarlas en un software que optimice estas m´aquinas y las implemente en un FPGA real. Para alcanzar este objetivo, se adopt´o una metodolog´ıa que comenz´o con una revisi´on bibliogr´afica, abarcando t´ecnicas de optimizaci´on de m´aquinas FSM. Seg´un los algoritmos encontrados, se dise˜n´o y desarrollo un algoritmo especializado que posteriormente se integr´o en una plataforma web. Esta herramienta web permite a los usuarios ingresar m´aquinas FSM, optimizarlas y, finalmente, generar archivos SystemVerilog listos para ser implementados en FPGA. Se compilaron los archivos SystemVerilog utilizando software de optimizaci´on y se llevaron a cabo pruebas detalladas. Estas pruebas se centraron en evaluar la cantidad de recursos de hardware que la m´aquina FSM consum´ıa antes y despu´es del proceso de optimizaci´on. Los resultados, obtenidos mediante el uso de Quartus Prime, no solo confirmaron la eficacia de la herramienta desarrollada, sino que tambi´en resaltaron su potencial en la mejora de sistemas basados en FPGA. En resumen, en este trabajo se desarroll´o una herramienta innovadora que no solo optimiza m´aquinas FSM, sino que tambi´en permite su implementaci´on en FPGA.