Diseño e implementación de un SoC en un FPGA basado en el ISA de RISC-V: Instrucciones de extensión atómica e interfaz de usuario

Abstract

En esta memoria se contin´ua el desarrollo del SoC dise˜nado por Gianluca Vincenzo D’Agostino Matute en su memoria de t´ıtulo del a˜no 2021. Este sistema es capaz de trabajar con el ISA (Instruction Set Architecture) libre de RISC-V y posee: el conjunto de instrucciones base I para n´umeros enteros, la extensi´on de instrucciones M para multiplicaciones y divisiones de enteros, y la extensi´on de instrucciones F de punto flotante precisi´on simple. El trabajo incorpora al sistema la extensi´on de instrucciones A o at´omicas en el SoC desarrollado. Esta permite la sincronizaci´on en la memoria de datos. En el trabajo se propone un redise˜no del SoC ya implementado, cambiando la estructura de algunos m´odulos existentes, e incorporando otros nuevos. El SoC obtenido, es un sistema que realiza correctamente la lectura de las nuevas instrucciones at´omicas. Para comprobar su correcto funcionamiento, se realizan simulaciones dentro del software que se ha utilizado durante el trabajo.