Implementación de Codificación de Canal para Sistemas de Comunicaciones Digitales

Abstract

Los sistemas de comunicaciones digitales, y en particular, los moduladores y demoduladores han sido históricamente implementados mediante circuitos analógicos. El propósito de este trabajo es estudiar la factibilidad de realizar esta implementación en forma digital y resolver las posibles dificultades que se puedan presentar durante este proceso de migración.

El trabajo de memoria presenta los resultados de la implementación de un modulador y demodulador digital sobre plataformas FPGA (Field Programmable Gate Array ) Spartan3E y Spartan3AN.

La investigación conecta los campos de telecomunicaciones y la electrónica. Mientras que el primero aporta la teoría de comunicaciones digitales, el segundo provee los fundamentos de la lógica digital a través de compuertas. Por ello, el reporte comienza por los fundamentos de modulación y demodulación digital, medidas de desempeño y el manejo de interferencia intersimbólica y continúa luego con una introducción al tratamiento digital de señales, la teoría y el diseño de filtros digitales, y la aritmética binaria empleada para efectuar ambas implementaciones.

Los resultados de este trabajo comprenden la programación, pruebas de funcionamiento y manejo de errores de un sistema de modulación PAM binario antipodal usando pulsos raíz cuadrada de coseno alzado como forma de onda principal. La primera etapa, programación, se realizó mediante lenguaje Verilog y esquemáticos a través del software ISE, de la empresa Xilinx. La segunda etapa, pruebas de desempeño, se concentró en la transmisión y recepción de secuencias binarias aleatorias de hasta 128 Kbits de longitud. El funcionamiento correcto del sistema da cuenta de una exitosa etapa de programación de los diversos bloques funcionales mientras que la ausencia de errores, en las pruebas realizadas, da cuenta de la minimización del efecto producido por la interferencia intersimbólica.

Algunos desafíos derivados de este trabajo corresponden a la optimización de recursos lógicos ocupados por los diferentes bloques del sistema, optimización del rendimiento de los bloques y, por ende, a la mejora de la tasa de transferencia de símbolos, la implementación de tipos de modulación de mayor complejidad y a la prueba de este sistema en ambientes de comunicación inalámbrica.